Проектирование системы автоматизированного контроля работоспособности электронных плат для зенитно-ракетного комплекса

Тема Проектирование системы автоматизированного контроля работоспособности электронных плат для зенитно-ракетного комплекса

Список сокращений БИС — Большие интегральные схемы АЛУ — Арифметическое логическое устройство РПП — Разделительная память программ РПД — Разделительная память данных ПЗУ — Пуско заряжающая установка СППЗУ — Стартовая позиция пуско заряжающей установки РСФ — Регистр специальных функций РУС — Регистр указатель стека РУД — Регистр указатель данных САВП — Строба адреса внешней памяти

ВП — Внешняя память ВПП — Внешняя память программ ВПД — Внешняя память данных РВПП — Разрешение внешней памяти данных ЗП — Запоминающая память ЗРК — Зенитно-ракетный комплекс ОРПП — Отключение резидентной памяти программ

РП — Разделитель памяти

УВВ — Устройство ввода вывода

ЭВМ — Электронно-вычислительные машины

КОП — Код операций ПП — Память программ ПОЗУ — Полупроводниковое оперативное запоминающее устройство БЭВМ — Бортовые электронно-вычислительные машины, А — Аккумулятор ЗУ — Запоминающее устройство

ВИУ — Вычислительное устройство ОЭ — Открытый эмиттер ОК — Открытый коллектор

В настоящее время развитие микроэлектроники и широкое применение в области военного дела привело к созданию новых высокоэффективных средств ведения вооруженной борьбы, что в свою очередь вызвало необходимость развития средств управления процессами вооруженной борьбы, начиная от автоматизированных систем управления и заканчивая системами управления образцами вооружения или отдельными узлами этих систем.

Все автоматизированные системы (АСУ) и зенитно-ракетые комплексы (ЗРК) представляют собой комплекс технических средств, функционально связанных между собой и образующие целую систему по сбору информации об объектах, обработки ее по определенным алгоритмам, в соответствии со сложившейся ситуацией, состоянием внешней среды и условиям применения ЗРК. Ведь успешное выполнение боевых задач зависит от:

— тактико-технических характеристик ЗРК;

— качества его оборудования;

— степени подготовленности расчета к работе в сложной обстановке;

— целостного и правильного взаимодействия между системами управления и ЗРК.

Как правило, качества одного ЗРК недостаточно для получения максимальной эффективности выполнения задач. Можно заметить, что основной составляющей всех систем управления АСУ, ЗРС (ЗРК) является электронные вычислительные машины (ЭВМ) специального назначения или бортовые ЭВМ. Они занимают центральное место во всех современных ЗРК и определяют структуру всего комплекса вооружения. Основной задачей бортовые ЭВМ является обеспечение функционирования комплексов. В случае отказа БЭВМ комплекс становится не боеготовым.

Поэтому существует проблема в отыскании и устранении отказов и неисправностей.

Актуальность данной дипломной работы заключается в разработке устройства, которое способно быстро выявлять неисправности и тоже время соответствовать жестко отведенным требованиям. Основными требованиями предъявляемые к устройству являются маленькие габариты, не очень дорогая себестоимость и способность выполнять определенный перечень задач.

Для решения данной задачи целесообразно использовать микроконтроллерное устройство, потому что применение микроконтроллеров связано с их доступностью, надежностью, легкостью программирования и недорогой себестоимостью, а так же архитектурная организация микроконтроллеров разрешает подключение внешней памяти, что расширяет круг решаемых задач, сферу его применения.

1. Анализ возможности разработки системы автоматизированного контроля на базе микроконтроллера МК51

Микроконтроллер выполнен на основе высокоуровневой n-МОП технологии и выпускается в корпусе БИС, имеющем 40 внешних выводов. Для работы МК51 требуется один источник электропитания +5 В. Через четыре программируемых порта ввода/вывода МК51 взаимодействует со средой в стандарте ТТЛ-схем с тремя состояниями выхода.

Корпус МК51 имеет два вывода для подключения кварцевого резонатора, четыре вывода для сигналов, управляющих режимом работы и восемь линий порта 3, которые могут быть запрограммированы пользователем на выполнение специализированных (альтернативных) функций обмена информацией со средой.

1.1 Анализ структурной схемы МК51

Основу структурной схемы МК51 образует внутренняя двунаправленная 8-битная шина, которая связывает между собой все основные узлы и устройства: резидентную память, АЛУ, блок регистр специальных функций, устройство управления и порты ввода/вывода.

1.1.1 Арифметическо-логическое устройство

8-битное АЛУ может выполнять арифметические операции сложения, вычитания, умножения и деления; логические операции И, ИЛИ, исключающее ИЛИ, а также операции циклического сдвига, сброса, инвертирования и т. п. В АЛУ имеются программно недоступные регистры Т1 и Т2 предназначенные для временного хранения операндов, схема десятичной коррекции и схема формирования признаков.

Простейшая операция сложения используется в АЛУ для инкрементирования содержимого регистров, продвижения регистра-указателя данных и автоматического вычисления следующего адреса РПП. Простейшая операция вычитания используется в АЛУ для декрементирования регистров и сравнения переменных.

Простейшие операции автоматически образуют «тандемы» для выполнения в АЛУ таких операций, как, например, инкрементировании 16-битных регистровых пар. В АЛУ реализуется механизм каскадного выполнения простейших операций для реализации сложных команд. Как, например, при выполнении одной из команд условной передачи управления по результату сравнения в АЛУ трижды инкрементируется СК, дважды производится чтение из РПД, выполняется арифметическое: равнение двух переменных, формируется 16-битный адрес перехода и принимается решение о том, делать, или не делать переход по программе. Все перечисленные операции выполняются в АЛУ всего лишь за 2 мкс.

Важной особенностью АЛУ является его способность оперировать не только байтами, но и битами. Отдельные программно-доступные биты могут быть установлены, сброшены, инвертированы, переданы, проверены и использованы в логических операциях. Эта способность АЛУ оперировать битами столь важна, что во многих описаниях МК51 говорится о наличии в нем «булевского процессора». Для управления объектами часто применяются алгоритмы, содержащие операции над входными и выходными булевскими переменными (истина/ложь), реализация которых средствами обычных микропроцессоров сопряжена с определенными трудностями.

Таким образом, АЛУ может оперировать четырьмя типами информационных объектов: булевскими (1 бит), цифровыми (4 бита), байтными (8 бит) и адресными (16 бит). В АЛУ выполняется 51 различная операция пересылки или преобразования этих данных. Так как используется 11 режимов адресации (7 для данных и 4 для адресов), то путем комбинирования «операция/ режим адресации» базовое число команд 111 расширяется до 255 из 256 возможных при однобайтном коде операции.

1.1.2 Резидентная память

Память программ и память данных, размещенные на кристалле МК51 физически и логически разделены, имеют различные механизмы адресации, работают под управлением различных сигналов и выполняют разные функции.

Память программ (ПЗУ или СППЗУ) имеет емкость 4Кбайта и предназначена для хранения команд, констант, управляющих слов инициализации, таблиц перекодировки входных и выходных переменных и т. п. РПП имеет 16-битную шину адреса, через которую обеспечивается доступ из счетчика команд или из регистра-указателя данных Последний выполняет функции базового регистра при косвенных переходах по программе или используется в командах, оперирующих с таблицами.

Память данных (ОЗУ) предназначена для хранения переменных в процессе выполнения прикладной программы, адресуется одним байтом и имеет емкость 128 байт. Кроме того, к адресному пространству РПД примыкают адреса регистров специальных функций (РСФ).

Память программ, так же как и память данных, может быть расширена до 64 Кбайт путем подключения внешних БИС.

Регистры-указатели. 8-битный указатель стека (РУС) может адресовать любую область РПД. Его содержимое инкрементируется прежде, чем данные будут запомнены в стеке в ходе выполнения команд PUSH CALL. Содержимое РУС декрементируется после выполнения команд POP и RET. Подобный способ адресации элементов стека называют преинкрементным/постдекрементным. В процессе инициализации МК51 после сигнала СБР в РУС автоматически загружается код 07Н. Это значит, что если прикладная программа не переопределяет стек, то первый элемент данных в стеке будет располагаться в ячейке РПД с адресом 08Н.

Двухбайтный регистр-указатель данных (РУД) обычно используется для фиксации 16-битного адреса в операциях с обращением к внешней памяти. Командами МК51 регистр-указатель данных может быть использован или как 16-битный регистр, или как два независимых 8-битных регистра (DPH и DPL).

Буфер последовательного порта. Регистр с символическим именем f BUF представляет собой два независимых регистра — буфер приемника и буфер передатчика. Загрузка байта в SBUF немедленно вызывает начало процесса передачи через последовательный порт. Когда байт считывается из SBUF, это значит, что его источником является приемник последовательного порта.

Регистры специальных функций. Регистры с символическими именами IP, IE, TMOD, TCON, SCON и PCON используются для фиксации и программного изменения управляющих бит и бит состояния схемы прерывания, таймера/счетчика, приемопередатчика последовательного порта и для управления мощностью электропитания МК51.

1.1.3 Устройство управления и синхронизации

Кварцевый резонатор, подключаемый к внешним выводам XI и Х2 корпуса МК51, управляет работой внутреннего генератора, который в свою очередь формирует сигналы синхронизации.

Устройство управления МК51 на основе сигналов синхронизации формирует машинный цикл фиксированной длительности, равным 12 периодам резонатора или шести состояниям первичного управляющей го автомата (SI— S6). Каждое состояние управляющего автомата содержит две фазы (Р1, Р2) сигналов резонатора. В фазе Р1, как правило, выполняется операция в АЛУ, а в фазе Р2 осуществляется межрегистровая передача. Весь машинный цикл состоит из 12 фаз, начиная с фазы S1P1 и кончая фазой S6P2. Эта временная диаграмма иллюстрирует работу устройства управления МК51 при выборке и исполнении команд различной степени сложности. Bсе заштрихованные сигналы являются внутренними и недоступны пользователю МК51 для контроля. Внешними, наблюдаемыми сигналами являются только сигналы резонатора и строба адреса внешней памяти. Как видно из временной диаграммы, сигнал САВП формируется дважды за один машинный цикл (S1P2—S2P1 и S4P2—S5P1) и используете для управления процессом обращения к внешней памяти.

Большинство команд МК51 выполняется за один машинный цикл. Некоторые команды, оперирующие с 2-байтными словами или связанные с обращением к внешней памяти, выполняются за два машинных цикла. Только команды деления и умножения требуют четырех машинных циклов. На основе этих особенностей работы устройства управления МК51 производится расчет времени исполнения прикладных программ.

1.2 Анализ портов ввода/вывода данных

Все четыре порта МК51 предназначены для ввода или вывода информации побайтно. Схемотехника портов ввода/вывода МК51 для одного бита (порты 1 и 2 имеют примерно такую же структуру как и порт 3) показана на рисунке 1.1. Каждый порт содержит управляемые регистр-защелку, входной буфер и выходной драйвер.

Выходные драйверы портов 0 и 2, а также входной буфер порта 0 используются при обращении к внешней памяти (ВП). При этом через порт 0 в режиме временного мультиплексирования сначала выводится младший байт адреса ВП, а затем выдается или принимается байт данных. Через порт 2 выводится старший байт адреса в тех случаях, когда разрядность адреса равна 16 бит.

а)

а)

б)

Рисунок 1.1 — Схемотехника портов ввода/вывода МК51

а — порт 0; б — порт 3

Все выводы порта 3 могут быть использованы для реализации альтернативных функций. Альтернативные функции могут быть задействованы путем записи 1 в соответствующие биты регистра-защелки (РЗ.0-Р3.7) порта 3.

Порт 0 является двунаправленным, а порты 1, 2 и 3 — квазидвунаправленными. Каждая линия портов может быть использована независимо для ввода или вывода информации. Для того чтобы некоторая линия порта использовалась для ввода, в D-триггер регистра-защелки порта должна быть записана 1, которая закрывает МОП — транзистор выходной цепи.

По сигналу СБР в регистры-защелки всех портов автоматически записываются единицы, настраивающие их тем самым на режим ввода.

Все порты могут быть использованы для организации ввода/вывода информации по двунаправленным линиям передачи. Однако порты 0 и 2 не могут быть использованы для этой цели в случае, если МК-система имеет внешнюю память, связь с которой организуется через общую разделяемую шину адреса/данных, работающую в режиме временного мультиплексирования.

Запись в порт. При выполнении команды, которая изменяет содержимое регистра-защелки порта, новое значение фиксируется в регистре в момент S6P2 последнего цикла команды. Однако опрос содержимого Регистра-защелки выходной схемой осуществляется во время фазы P1 и, следовательно, новое содержимое регистра-защелки появляется на выходных контактах порта только в момент S1P1 следующего машинного цикла.

Нагрузочная способность портов. Выходные линии портов 1, 2 и 3 могут работать на одну ТТЛ-схему. Линии порта 0 могут быть нагружены на два входа ТТЛ-схем каждая. Линии порта 0 могут работать и на n — МОП схемы, однако при этом их необходимо подключать на источник электропитания через внешние нагрузочные резисторы за исключением случая, когда шина порта 0 используется в качестве шины адреса/данных внешней памяти.

Входные сигналы для МК51 могут формироваться ТТЛ — схемами или n-МОП — схемами. Допустимо использование в качестве источников сигналов для МК51 схем с открытым коллектором или открытым стоком. Однако при этом время изменения входного сигнала при переходе из 0 в 1 окажется сильно затянутым.

Особенности работы портов. Обращение к портам ввода/вывода возможно с использованием команд, оперирующих с байтом, отдельным битом и произвольной комбинацией бит. При этом в тех случаях, когда порт является одновременно операндом и местом назначения результата, устройство управления автоматически реализует специальный режим, который называется «чтение-модификация-память». Этот режим обращения предполагает ввод сигналов не из внешних выводов порта, а из его регистра-защелки, что позволяет исключить неправильное считывание ранее выведенной информации.

Подобный механизм обращения к портам реализован в следующих командах:

ANLлогическое И, например ANL P1, A;

ORLлогическое ИЛИ, например ORL P2, A;

XRLисключающее ИЛИ, например XRL P3, A;

JBCпереход если в адресуемом бите единица, и последующий сброс бита, например JPC P1.1, LEBEL;

CPLинверсия бита, например CPL P3.3;

INCинкремент порта, например INC P2;

DECдекремент порта, например DEC P2;

DJNZдекремент порта и переход, если его содержимое не равно нулю, например DJNZ P3, LABEL;

MOV PX. Y, Cпередача бита переноса в бит Y порта X;

SET PX. Yустановка бита Y порта X;

CLR PX. Tсброс бита Y порта X.

Совсем не очевидно, что последние три команды в приведенном списке являются командами «чтение-модификация-запись». Однако это именно так. По этим командам сначала считывается байт из порта, а затем записывается новый байт в регистор-защелку.

Причиной, по которой команды «чтение-модификация-запись» обеспечивают раздельный доступ к регистру-защелке порта и к выводам порта, является необходимость исключить возможность неправильного прочтения уровней сигналов внешних выводах. Предположим для примера, что линия Y порта X соединяется с базой мощного транзистора и выходной сигнал на ней предназначен для его управления. Когда в данный бит записана 1, то транзистор включается. Если для проверки состояния исполнительного механизма (в нашем случае — мощного транзистора) прикладной программе требуется прочитать состояние выходного сигнала в том же бите порта, то считывание сигналя с внешнего вывода порта, а не из D-триггера регистра-защелки порт приведет к неправильному результату: единичный сигнал на базе транзистора имеет относительно низкий уровень и будет интерпретирован в МК как сигнал 0. Команды «чтение-модификация-запись» реализуя считывание из регистра-защелки, а не с внешнего вывода порта, что обеспечивает получение правильного значения 1.

1.3 Анализ возможности организации доступа к внешней памяти

В микроконтроллерных системах, построенных на основе МК51 возможно использование двух типов внешней памяти: постоянной памяти программ (ВПП) и оперативной памяти данных (ВПД). Доступ к ВПП осуществляется при помощи управляющего сигнала РВПП, который выполняет функцию строб — сигнала чтения. Доступ к ВПД обеспечивается управляющими сигналами ЧТ и ЗП, которые формируются в линиях Р3.7 и Р3.6 при выполнении портом 3 альтернативных функций которые представлены в соответствии с таблицей 1.1. При обращении к ВПП всегда используется 16-битный адрес. Доступ к ВПД возможен с использованием 16-битного адреса (MOVX А, @ DPTR) или 8-битного адреса (MOVX A.,@ Ri) .

Таблица 1.1 — Альтернативные функции порта 3

В любых случаях использования 16-битного адреса старший байт адреса фиксируется (и сохраняется неизменным в течение одного цикла записи или чтения) в регистре-защелке порта 2.

Если очередной цикл внешней памяти (MOVX A,@ DPTR) следует не сразу же за предыдущим циклом внешней памяти, то неизменяемое содержимое регистра-защелки порта 2 восстанавливается в следующем цикле. Если используется 8-битный адрес (MOVX A,@ Ri), то содержимое регистра-защелки порта 2 остается неизменным на его внешних выводах в течение всего цикла внешней памяти.

Через порт 0 в режиме временного мультиплексирования осуществляется выдача младшего байта адреса и передача байта данных. Сигнал строба адреса внешней памяти (САВП) должен быть использован для записи байта адреса во внешний регистр. Затем в цикле записи выводимый байт данных появляется на внешних выводах порта 0 только перед появлением сигнала ЗП. В цикле чтения вводимый байт данных принимается в порт 0 по фронту стробирующего сигнала ЧТ.

При любом обращении к внешней памяти устройство управления МК51 загружает в регистр-защелку порта 0 код OFFH, стирая тем самым информацию, которая могла в нем храниться.

Доступ к ВПП возможен при выполнении двух условий либо на вход отключения резидентной памяти программ (ОРПП) подаете активный сигнал, либо содержимое счетчика команд превышает значение 0FFFH. Наличие сигнала ОРПП необходимо для обеспечения доступа к младшим 4К адресам адресного пространства ВПП при использовании МК51 (микроконтроллера без резидентной памяти программ).

Основная функция сигнала САВП — обеспечить временное согласование передачи из порта 0 на внешний регистр младшего байта адрес в цикле чтения из ВПП. Сигнал САВП приобретает значение 1 дважды в каждом машинном цикле. Это происходит даже тогда, когда в цикле выборки нет обращения к ВПП. Доступ к ВПД возможен только в том случае, если сигнал САВП отсутствует. Первый сигнал САВП во втором машинном цикле команды MOVX блокируется. Следовательно, в любой МК-системе, не использующей ВПД, сигнал САВП генерируется с постоянной частотой, равной 1/16 частоты резонатора, и может быть использован для синхронизации внешних устройств или для реализации различных временных функций.

При обращении к РПП сигнал разрешения внешней памяти программ (РВПП) не генерируется, а при обращении к ВПП он выполняет функцию строб-сигнала чтения. Полный цикл чтения ВПД, включая установку и снятие сигнала ЧТ, занимает 12 периодов резонатора.

Особый режим работы МК51. Содержимое памяти программ МК51 заполняется единожды на этапе разработки МК-системы и не может быть модифицировано в завершенном (конечном) изделии.

По этой причине микроконтроллеры не являются машинами классической «фон-неймоновской» архитектуры. Оперативная память данных (резидентная или внешняя) не может быть использована для хранения кодов программы, так как в МК выборка команд производится только из области адресов памяти программ. Эта особенность архитектуры МК объясняется тем, что в большинстве применений МК требуется наличие одной неизменяемой прикладной программы, хранимой в ПЗУ, наличие ОЗУ небольшой емкости для временного хранения переменных и эффективных, следовательно, разных методов адресации памяти программ и памяти данных.

Однако на этапе разработки и отладки прикладных программ машин «фон-неймановского» типа оказывается очень удобной, так как позволяет разработчику оперативно изменять коды прикладной программы размещаемой в ОЗУ. С этой целью МК-система может быть модифицирована для совмещения адресного пространства ВПП и ВПД путем подключения внешней логики. Здесь на выходе схемы и формируется строб-сигнал чтения, который может быть использован для объединения памяти программ и памяти данных во внешнем ОЗУ. При этом необходимо учитывать, что в МК51 на схемном уровне реализуются пять различных и независимых механизмов адресации для доступа к РПП, РПД, ВПП, ВПД и блоку регистров специальных функций. Вследствие этого перемещаемая версия прикладной программы, которая отлаживается в среде внешней памяти программ/данных, будет отличаться от загружаемой в РП (окончательной) версии программы.

Подобный способ организации управления внешней памятью может быть использован в тех применениях МК51, где требуется оперативная перезагрузка или модификация прикладных программ (с помощью УВВ), как в ЭВМ классической архитектуры.

1.4 Анализ системы команд МК51

Система команд МК51 содержит 111 базовых команд, которые удобно разделить по функциональному признаку на пять групп: команды передачи данных, арифметических операций, логических операций, передачи управления и операций с битами.

Большинство команд (94) имеют формат один или два байта и выполняются за один или два машинных цикла. При тактовой частоте 12 МГц длительность машинного цикла составляет 1 мкс.

Первый байт команды любых типа и формата всегда содержит код операции (КОП). Второй и третий байты содержат либо адреса операндов, либо непосредственные операнды.

Типы операндов. МК51 имеет 128 программно-управляемых флагов пользователя. Имеется также возможность адресации отдельных бит блока регистров специальных функций и портов. Для адресации бит используется прямой 8-битный адрес (bit). Косвенная адресация бит невозможна. Четырехбитные операнды используются только при операциях обмена (команды SWAP и XCHD). Восьми битным операндом может быть ячейка памяти программ или данных (резидентной или внешней), константа (непосредственный операнд), регистры специальных функций (РСФ), а также порты ввода/вывода. Порты и РСФ адресуются только прямым способом. Байты памяти могут адресоваться также и косвенным образом через адресные регистры (R0, R1, DPTR и PC). Двухбайтные операнды — это константы и прямые адреса, для представления которых используются второй и третий байты команды.

Способы адресации данных. В МК51 используются такие как прямая, непосредственная, косвенная и неявная. Следует отметить, что при косвенном способе адресации РПД используются все восемь бит адресных регистров R0 и RI.

Система команд МК51 допускает больше комбинаций способов адресации операндов в командах, что делает ее более гибкой и универсальной.

Флаги результата. Слово состояния программы (PSW) включает в себя четыре флага: С — перенос, АС — вспомогательный перенос, OVпереполнение и Р — паритет.

Флаг паритета напрямую зависит от текущего значения аккумулятора. Если число единичных бит аккумулятора нечетное, то флаг Р устанавливается, а если четное — сбрасывается. Все попытки изменить флаг Р, присваивая ему новое значение, будут безуспешными, если содержимое аккумулятора при этом останется неизменным. Флаг АС устанавливается в случае, если при выполнении операции сложения/вычитания между тетрадами байта возник перенос/заем. Флаг С устанавливается, если в старшем бите результата возникает перенос или заем. При выполнении операций умножения и деления флаг С сбрасывается. Флаг OV (отсутствует в МК48) устанавливается, если результат операции сложения/вычитания не укладывается в семи битах и старший (восьмой) бит результата не может интерпретироваться как знаковый. При выполнении операции деления флаг OV сбрасывается, а в случае деления на нуль устанавливается. При умножении флаг OV устанавливается, если результат больше 255.

Флаги модифицируются командами, в которых местом назначения результата определены PSW или его отдельные биты, а также командами операций над битами.

Символическая адресация. При использовании ассемблера МК51 (ASM 51) для получения объектных кодов программ допускается применение в программах символических имен регистров специальных функций (РСФ), портов и их отдельных бит Для адресации отдельных бит РСФ и портов (такая возможность имеется не у всех РСФ) можно использовать символическое имя бита следующей структуры: < имя РСФ или порта >. < номер бита.

Например, символическое имя пятого бита аккумулятора будет следующим: АСС.5. Символические имена РСФ, портов и их бит являются зарезервированными словами для ASM51, и их не надо определять с помощью директив ассемблера.

1.4.1 Группа команд передачи данных

Большую часть команд данной группы составляют команды передачи и обмена байтов. Команды пересылки бита, представлены в группе команд битовых операций. Все команды данной группы не модифицируют флаги результата, за исключением команд загрузки PSW и аккумулятора (флаг паритета).

Структура информационных связей. В зависимости от способа адресации и места расположения операнда можно выделить девять типов операндов, между которыми возможен информационный обмен. Аккумулятор (А) представлен на этом графе отдельной вершиной, так как многие команды используют неявную (подразумеваемую) адресацию.

Аккумулятор. В МК51 обращение к аккумулятору может быть выполнено с использованием неявной и прямой адресации.

В зависимости от способа адресации аккумулятора применяется одно из символических имен: А или АСС (прямой адрес). При прямой адресации обращение к аккумулятору производится как к одному из РСФ, и его адрес указывается во втором байте команды.

Использование неявной адресации аккумулятора предпочтительнее, однако, не всегда возможно, например, при обращении к отдельным битам аккумулятора.

Обращение к внешней памяти данных. При использовании команд MOVX @ Ri обеспечивается доступ к 256 байтам внешней памяти данных.

Существует также режим обращения к расширенной ВПД, когда для доступа используется 16-битный адрес, хранящийся в регистре-указателе данных (DPTR). Команды MOVX @DPTR обеспечивают доступ к 65 536 байтам ВПД.

1.4.2 Группа команд арифметических операций

Данную группу образуют 24 команды, выполняющие операции сложения, десятичной коррекции, инкремента/декремента байтов. Дополнительно по сравнению с МК48 введены команды вычитания, умножения и деления байтов.

Команды ADD и ADDC аналогичны командам сложения МК48, но допускают сложение аккумулятора с большим числом операндов. Аналогично командам ADDC существуют четыре команды SUBB, что позволяет более просто, чем в МК48, производить вычитание байтов и многобайтных двоичных чисел. В МК51 реализуется расширенный (по сравнению с МК48) список команд инкремента/декремента байтов, введена команда инкремента 16-битного регистра-указателя данных.

1.4.3 Группа команд логических операций

Данную группу образуют 25 команд, реализующих те же логические операции над байтами, что и в МК48. Однако в МК51 значительно расширено число типов операндов, участвующих в операциях.

В отличие от МК48 имеется возможность производить операцию «исключающее ИЛИ» с содержимым портов. Команда XRL может быть эффективно использована для инверсии отдельных бит портов.

микроконтроллер модуль память безотказный

1.4.4 Группа команд операций с битами

Отличительной особенностью данной группы команд является то, что они оперируют с однобитными операндами. В качестве таких операндов могут выступать отдельные биты некоторых регистров специальных функций (РСФ) и портов, а также 128 программных флагов пользователя.

Существуют команды сброса (CLR), установки (SETB) и инверсии (CPL) бит, а также конъюнкции и дизъюнкции бита и флага переноса. Для адресации бит используется прямой восьмиразрядный адрес (bit). Косвенная адресация бит невозможна.

К данной группе команд относятся команды, обеспечивающие условное и безусловное ветвление, вызов подпрограмм и возврат из них, а также команда пустой операции NOP. В большинстве команд используется прямая адресация, т. е. адрес перехода целиком (или его часть) содержится в самой команде передачи управления. Можно выделить три разновидности команд ветвления по разрядности указываемого адреса перехода.

Длинный переход. Переход по всему адресному пространству ПП. В команде содержится полный 16-битный адрес перехода (ad 16). Трехбайтные команды длинного перехода содержат в мнемокоде букву L (Long). Всего существует две такие команды: LJMP — длинный переход и LCALL — длинный вызов подпрограммы. На практике редко возникает необходимость перехода в пределах всего адресного пространства и чаше используются укороченные команды перехода, занимающие меньше места в памяти.

Абсолютный переход. Переход в пределах одной страницы памяти программ размером 2048 байт. Такие команды содержат только 11 младших бит адреса перехода (ad 11). Команды абсолютного перехода имеют формат 2 байта. Начальная буква мнемокода — A (Absolute). При выполнении команды в вычисленном адресе следующей по порядку команды ((РС)= (PC) + 2) 11 младших бит заменяются на ad 11 из тела команды абсолютного перехода.

Относительный переход. Короткий относительный переход позволяет передать управление в пределах -128 ч- +127 байт относительно адреса следующей команды (команды, следующей по порядку за командой относительного перехода). Существует одна команда безусловного короткого перехода SJMP (Short). Все команды условного перехода используют данный метод адресации. Относительный адрес перехода (rel) содержится во втором байте команды.

Косвенный переход. Команда JMP @A + DPTR позволяет передавать управление по косвенному адресу. Эта команда удобна тем, что представляет возможность организации перехода по адресу, вычисляемому самой программой и неизвестному при написании исходного текста программы.

Выводы

1) наличие ОЗУ небольшой емкости для временного хранения переменных и эффективных, следовательно, разных методов адресации памяти программ и памяти данных;

2) нагрузочная способность портов. Выходные линии портов 1, 2 и 3 могут работать на одну ТТЛ-схему. Линии порта 0 могут быть нагружены на два входа ТТЛ-схем каждая. Линии порта 0 могут работать и на n-МОП-схемы, однако при этом их необходимо подключать на источник электропитания через внешние нагрузочные резисторы за исключением случая, когда шина порта 0 используется в качестве шины адреса/данных внешней памяти;

3) альтернативные функции порта 3 позволяют организовать управление и взаимодействие с внешней памятью.

4) входные сигналы для МК51 могут формироваться ТТЛ — схемами или n-МОП — схемами;

5) многие логические операции могут быть выполнены без участия аккумулятора.

2. Разработка системы автоматизированного контроля

Как известно, большинство современных ЭВМ общего и специального назначения используют три вида памяти: оперативную, постоянную и внешнюю. Оперативная память предназначена для хранения переменной информации, так как она допускает изменение своего содержимого в ходе выполнения процессором вычислительных операций. Таким образом, этот вид памяти обеспечивает режимы записи, считывания и хранения информации. Поскольку в любой момент времени доступ может осуществляться к произвольно выбранной ячейке, то этот вид памяти называют также памятью с произвольной выборкой — RAM (Random Access Memory). Для построения запоминающих устройств типа RAM используют микросхемы статической и динамической памяти.

К полупроводниковым оперативным запоминающим устройствам (ПОЗУ) относят такие ЗУ, в которых для построения накопителя информации использованы полупроводниковые приборы (транзисторы, диоды, тиристоры и т. д.). В настоящее время наименьшей конструктивной единицей ПОЗУ является БИС, выполненная по прогрессивной технологии изготовления электронных компонентов.

2.1 Выбор интегральных микросхем ОЗУ для модуля памяти

С развитием интегральной технологии некоторые типы полупроводниковых ЗУ по многим параметрам превосходят магнитные.

Емкость полупроводниковых ОЗУ обычно выражается в битах. Емкость кристалла может составлять от 1024 бит до 4 Мбит и более. Информационная организация кристалла памяти задается произведением

nm, где n — число m-разрядных слов. Например, организация кристалла 4К4 означает, что в нем может храниться 4К (4096) 4-разрядных слов.

Полупроводниковые ОЗУ принято классифицировать по технологии изготовления, способу хранения информации и по способу обращения.

По технологии изготовления различают ПОЗУ на биполярных транзисторах и МОП — транзисторах. Биполярные ЗУ имеют высокое быстродействие, но меньшую плотность размещения запоминающих элементов на кристалле, большую потребляемую мощность и стоимость.

МОП-ЗУ имеют значительно меньшую стоимость, большую емкость одного кристалла и незначительную потребляемую мощность. Однако быстродействие МОП-ЗУ значительно ниже по сравнению с ЗУ на биполярных элементах.

По способу хранения информации различают статические и динамические запоминающие устройства.

В статических ОЗУ элементом, хранящим информацию, является статический триггер (RS-триггер, D-триггер). В динамических ОЗУ информация фиксируется в виде заряда емкости конденсатора. Со временем из-за утечки заряда происходит разрушение информации, поэтому для ее сохранения требуется периодически осуществлять подзаряд емкости, т. е. выполнять восстановление (регенерацию) информации.

В динамических ЗУ транзисторно-зарядовый ЗЭ использует для хранения информации паразитную емкость, обусловленную наличием p-n переходов в МОП — транзисторах. Простейшей схемой этого вида является однотранзисторный ЗЭ, в котором для запоминания используют емкость стока или специальный конденсатор.

В режиме хранения (Хр) логической 1 паразитная емкость (конденсатор) заряжена, в режиме хранения 0 — заряд отсутствует. При считывании импульс подается в адресную шину (на затвор транзистора), а заряд (если хранилась 1) — в разрядную шину. Таким образом, считывание производится с разрушением информации. При записи (регенерации) 1 в РШ посылается сигнал «1», под воздействием которого при открытом транзисторе происходит заряд емкости (конденсатора). Время хранения заряда из-за токов утечки ограничивается десятками, сотнями микросекунд. В силу этого необходимо периодически восстанавливать информацию в ЗЭ. Поэтому данный вид ЗЭ является динамическим.

Транзисторно-зарядовые динамические ЗЭ обладают простой схемой по числу деталей, что позволяет иметь малые габариты (площадь одного ЗЭ — 0,005 мм²), изготавливаются методами интегральной технологии, имеют сравнительно малый уровень рассеиваемой энергии (0,1мВт) и высокое быстродействие (длительность такта — несколько десятков наносекунд).

Создание ЭВМ связано с разработкой быстрых, надежных и экономичных ОЗУ большой емкости, предназначенных для хранения, оперативного считывания и записи информации.

Динамические БИС ЗУ строятся на динамических элементах памяти. Информация в ЭП этого типа хранится в виде заряда запоминающего конденсатора. Простота схемных решений динамических ЭП позволяет им занимать меньшую площадь по сравнению со статическими. Динамические БИС ЗУ реализуются на основе интегральных транзисторов МОП — структурой. Развитие схемотехники ДБИС ЗУ шло по пути уменьшения числа МОП — транзисторов, образующих ЭП. Современные ДБИС ЗУ проектируются на основе однотранзисторных ЭП, в отличие от трехтранзисторных ЭП, характерных для микросхем памяти ранних разработок. Это позволяет иметь для ДБИС ЗУ большую информационную емкость, меньшие потребляемую мощность и стоимость, чем для статических БИС ЗУ.

Для обеспечения сохранности информации в ЭП необходима периодическая регенерация заряда конденсатора, поскольку из-за токов утечки запоминающий конденсатор может разряжаться. Это осуществляется с помощью периодических циклов регенерации, во время которых информация из ЭП считывается и вновь записывается в ЭП.

Периодичность восстановления информации в ЭП называется периодом регенерации.

На примере ДБИС ЗУ К565РУ5 рассмотрим более подробно технические характеристики и принципы работы микросхем памяти динамического типа. Условное графическое изображение ДБИС ЗУ представлено на рисунке 2.

ДБИС ЗУ К565РУ5 представляет собой запоминающее устройство с произвольной выборкой, организованное в виде 65 536 одноразрядных слов (64К1). По всем входам и выходу она совместима с ТТЛ — схемами. ДБИС ЗУ выполнена в 16-выводном корпусе, изготовлена по двухуровневой поликремниевой n-канальной МОП — технологии.

Функционирование микросхемы памяти осуществляется при подаче двух внешних тактовых сигналов RAS и CAS, обеспечивающих с помощью ГТС1 и ГТС2 формирование внутренней временной диаграммы работы ДБИС ЗУ. Элементы памяти организованы в виде матрицы ЭП, состоящей из 128 строк и 512 столбцов. Для выбора любого из 65 536 элементов памяти необходимо на 8-разрядный регистр адреса подать в мультиплексном режиме (за два последовательных сообщения) 16-разрядный код адреса. При этом восемь разрядов кода адреса строк (А0 — А7) принимаются на РгА с помощью сигнала RAS, а восемь разрядов кода адреса столбцов (А8 — А15) — с помощью сигнала CAS. Дешифрация строк и столбцов осуществляется с помощью ДшХ и ДшУ.

Микросхема памяти работает в следующих основных режимах:

а) запись;

б) считывание;

в) считывание — модификация — запись;

г) страничная запись;

д) страничное считывание;

е) регенерация.

Рисунок 2.1 — Условное графическое обозначение ИМС К565РУ5

В режиме записи после перехода сигналов RAS, WR/RD и CAS в активное состояние — (логический 0) входная информация DI принимается сначала на входной триггер — защелку, а затем перезаписывается в выбранный ЭП. Стробом приема числа DI является тот из сигналов WR/RD или CAS, который позже переходит в активное состояние. При этом если сигнал WR/RD становится активным раньше сигнала CAS, то время установления и удержания числа DI отсчитывается от момента подачи сигнала CAS. Это так называемый режим ранней записи. В режиме поздней записи сигнал WR/RD задерживается относительно сигнала CAS, а время установления и удержания входных данных отсчитывается от перехода сигнала WR/RD в активное состояние. Наличие перечисленных режимов записи позволяет более гибко использовать ДБИС ЗУ при построении на ее основе запоминающих устройств.

В режиме считывания информация DO появляется на выходе после перехода сигнала RAS в активное состояние и сохраняется на выходе микросхемы памяти до тех пор, пока CAS не перейдет в состояние логической 1. Считывание информации происходит без ее разрушения. Выходная информация не инвертируется относительно записываемой.

В режиме считывания — модификации — записи происходит считывание информации, ее модификация (изменение) в случае необходимости с последующей записью данных по одному и тому же адресу ДБИС ЗУ. Этот режим используется, например, в запоминающих устройствах с коррекцией ошибок или в ЗУ с побайтной записью информации. Так как длительность цикла режима считывания-модификации записи меньше суммарной длительности циклов считывания и записи, то применение этого режима позволяет в ряде случаев улучшить технические характеристики запоминающих устройств.

В режиме страничной записи (считывания) происходит запись (считывание) информации в ЭП, расположенных в разных столбцах одной из постоянно выбранных в пределах цикла обращения строки. В этом режиме достигается повышение быстродействия ДБИС ЗУ.

В режиме регенерации за один цикл происходит восстановление данных всех 512 элементов памяти, расположенных в пределах той строки, адрес которой соответствует коду адреса регенерации. Восстановление информации во всей ДБИС ЗУ осуществляется при периодическом переборе всех 128 строк за время, не превышающее 2 мс. В этом режиме на входы ДБИС ЗУ достаточно подать сигнал RAS и адрес строки (А0 — А7). Так как сигнал CAS равен при этом логической 1, то выход ДБИС ЗУ находится в состоянии высокого импеданса. Описанный режим называется только RAS. Существует еще так называемый режим скрытой регенерации. Он реализуется, если после цикла обращения, предшествующего циклу только RAS, сигнал CAS остается в состоянии логического 0. В этом случае выход ДБИС ЗУ не меняет того состояния, в которое он установился в предыдущем цикле обращения. Эта особенность ДБИС ЗУ используется для организации скрытой регенерации, когда повторная подача сигнала RAS при активном сигнале CAS формирует цикл регенерации при сохранении на выходе ДБИС ЗУ информации, считанной в предыдущем цикле.

Модуль памяти построен на микросхемах К565РУ5 путем соединения их одноименных выводов, кроме информационных.

Функционирование микросхемы памяти осуществляется при подаче двух внешних тактовых сигналов RAS и CAS, обеспечивающих с помощью ГТС1 и ГТС2 формирование внутренней временной диаграммы работы ДБИС ЗУ. Сигналы RAS и CAS формирует контроллер ОЗУ, сигнал MWTC с шины управления подан на вход W/R. Сигнал ОЕ управляет выходами: при 0 они открыты для считывания, при 1-переходят в третье состояние, сигнал СЕ управляет входами: при 1 они открыты для записи, при 0 блокированы.

Элементы памяти организованы в виде матрицы ЭП, состоящей из 128 строк и 512 столбцов. Для выбора любого из 65 536 элементов памяти необходимо на 8-разрядный регистр адреса подать в мультиплексном режиме (за два последовательных сообщения) 16-разрядный код адреса. Это выполнено с целью уменьшения числа необходимых выводов корпуса в микросхемах динамического ОЗУ код адреса вводят по частям. Вначале вводятся восемь разрядов кода адреса строк (А0 — А7) принимаемых на РгА с помощью сигнала RAS, затем восемь разрядов кода адреса столбцов (А8 — А15) — с помощью сигнала CAS. Дешифрация строк и столбцов осуществляется с помощью ДшХ и ДшУ.

Сигналы RAS, SED1 и CAS должны поступать на динамическое ОЗУ и мультиплексоры с определенными временными сдвигами.

Для снижения степени рассогласования с ТТЛ управляющими элементами целесообразно подключение всех адресных и управляющих линий к входам микросхем памяти осуществлять через резисторы с сопротивлением 20−30 Ом. Буфер выходных данных реализуем на параллельном 8-разрядном регистре КР580ИР82. В блоке ОЗУ буферизованы только его выходные линии.

Мультиплексор, выполненный на схемах К555КП2, обеспечивает последовательный во времени ввод адресного кода строк AX {AO-A7} и столбцов AY {A8-A15} в модуль ОЗУ.

Адресные сигналы поступают на входы D0.0, D1.0 и D0.1, D1.1 мультиплексорных микросхем и коммутируются на выходы под управлением сигнала на входе SED2(AY/AX) при наличии на другом управляющем входе SED1(REF) уровня 0. Условия коммутации сигналов: при AY/AX=0 к выходам подключаются каналы D0.0, D0.1 и, следовательно, на адресные входы ОЗУ поступает адрес строк AX; при AY/AX=1 к выходам подключаются каналы D1.0, D1.1 и к ОЗУ направляется код адреса столбцов AY.

Сигналы управления: REFпризнак режима регенерации и AY/AX-сигнал мультиплексирования каналов, вырабатывает контроллер.

В режиме регенерации REF=1 и мультиплексор коммутирует на выходы при изменении AY/AX каналы D2.0, D3.0 и D2.1, D3.1. Но так как указанные каналы попарно соединены, то на результат коммутации сигнал AY/AX влияния не оказывает: при любых его значениях на выходы мультиплексора поступают адреса регенерации AR, вырабатываемые счетчиком контроллера. Эти сигналы адресуют только строки, сигналы адреса столбцов в этом режиме на адресных входах отсутствуют.

Максимально допустимый интервал между двумя последовательными регенерациями запоминающих элементов (ЗУ) (период регенерации) составляет 2 мс, а время регенерации одного элемента (цикл регенерации) 230.460 нс.

При отсутствии обращения к ОЗУ, ОЗУ работает только в режиме регенерации. С каждым тактом контроллер формирует сигналы RAS, REF и код адреса очередной строки, и инициирует работу модуля памяти по циклу регенерации.

Процесс регенерации прекращается при обращении микропроцессора к ОЗУ, и контроллер обрабатывает требование микропроцессора. В конце цикла обращения контроллер переводит блок ОЗУ в режим регенерации, продолжая этот процесс с адреса, на котором он был прерван.

Регенерация, осуществляемая по описанному алгоритму, называется «прозрачной»: она незаметна для микропроцессора и не снижает скорость обработки программ. Условием для применения этого способа является наличие временных интервалов между двумя любыми обращениями микропроцессора к ОЗУ, достаточных для проведения одного цикла регенерации, т. е. регенерации при обращении к модулю ОЗУ по одному адресу.

2.2 Разработка модуля памяти системы автоматизированного контроля

Для микросхем памяти, выпускаемых отечественной промышленностью, характерны следующие особенности: широкая номенклатура типов, значительное разнообразие вариантов конструктивно-технологического исполнения, большой диапазон функциональных характеристик и значений электрических параметров, существенные различия в режимах работы и в областях применения.

Микросхемы памяти изготовляют по полупроводниковой технологии на основе кремния с высокой степенью интеграции компонентов на кристалле, что определяет их принадлежность к большим интегральным схемам (БИС). Конструктивно БИС памяти представляет собой полупроводниковый кристалл, с площадью в несколько десятков квадратных миллиметров, заключенный в корпус.

В микросхемах статических ОЗУ в качестве ЭП применены статические триггеры на биполярных или МДП — транзисторах. Как известно, статический триггер способен при наличии напряжения питания сохранять свое состояние неограниченное время. Число состояний, в которых может находиться триггер, равно двум, что и позволяет использовать его для хранения двоичной единицы информации.

В микросхемах динамических ОЗУ ЭП выполнены на основе электрических конденсаторов, сформированных внутри полупроводникового кристалла, Такие ЭП не могут долгое время сохранять свое состояние, определяемое наличием или отсутствием электрического заряда, поэтому нуждаются в периодическом восстановлении (регенерации).

Таблица 2.1 — Основные характеристики микросхем ОЗУ

Микросхемы динамических ОЗУ отличаются от микросхем статических ОЗУ большей информационной емкостью, что обусловлено меньшим числом компонентов в одном ЭП и, следовательно, более плотным их размещением в полупроводниковом кристалле.

Таблица 2.2-Обозначение сигналов (выводов) микросхем памяти

Однако динамические ОЗУ сложнее в применении, поскольку нуждаются в организации принудительной регенерации, и в дополнительном оборудовании, и в усложнении устройств управления.

Далее рассмотрим условное графическое изображение микросхем памяти разных видов: статических и динамических ОЗУ.

Сигналы и соответствующие выводы микросхем можно подразделить на адресные, управляющие и информационные. Отдельную группу составляют выводы для подключения напряжений источников питания.

2.3 Разработка модуля управления системы автоматизированного контроля

Развитие статических БИС ЗУ идет по пути увеличения информационной емкости, быстродействия, уменьшения потребляемой мощности и расширения функциональных возможностей БИС ЗУ. При этом следует иметь в виду, что микросхемы с лучшим значением одного из параметров имеют в 2 — 4 раза худшее значение другого параметра.

Микросхемы статических ОЗУ. Рассмотрим условное графическое изображение микросхем памяти различных видов статических ОЗУ.

Сигналы и соответствующие выводы микросхем можно подразделить на адресные, управляющие и информационные. Отдельную группу составляют выводы для подключения напряжений источников питания.

Схемотехнику микросхем статических ОЗУ рассмотрим на примере микросхемы К561РУ2. Число адресных входов А0 — А7 (А0 — младший разряд) позволяет определять информационную емкость микросхемы: 256 бит.

Наличие одного информационного входа DI и одного выхода DO (прямого и инверсного) указывает на одноразрядную организацию микросхемы памяти: 2561 бит.

Для управления режимами работы предусмотрено два сигнала: CS (ВМ выбор микросхемы) и W/R (запись — считывание). Управляющий вход CS является инверсным. Сигнал CS разрешает или запрещает обращение к микросхеме по информационному входу и выходу. В соответствии с таблицей 2 наличие на входе CS сигнала с уровнем логической 1 однозначно определяет режим хранения. При этом выход принимает высокоомное состояние, при котором он электрически отключен от приемника информации.