Разработка устройства сопряжения с объектом управления

Министерство образования и науки Российской Федерации Федеральное агентство по образованию Государственное образовательное учреждение высшего профессионального образования Новосибирский Государственный Технический Университет Кафедра Автоматики Курсовая работа по курсу

Устройства сопряжения с объектом

Факультет: АВТ Выполнил: Пшиков А.В.

Группа: АА-48

Проверил: Жуков А.Б.

Новосибирск, 2007

устройство сопряжение объект управление

Техническое задание Введение

1. Расчет согласующего усилителя

2. Структурная схема АЦП и расчет его неизвестных параметров

2.1 Расчет неизвестных параметров АЦП

2.2 Выбор АЦП

3. Расчет генератора тактовых импульсов

4. Расчет и организация ОЗУ

5. Выбор цифроаналогового преобразователя

6. Расчёт источника опорного напряжения

7. Расчет выходного усилителя

8. Расчет схемы автоматической установки нуля

9. Схема запуска

10. Счетчик

11. Делитель частоты

12. Триггер-защелка Разработка принципиальной схемы Заключение Приложение Графический материал. Функциональная схема УСО Спецификация элементов Литература

Техническое задание

Разработать функциональную схему УСО по заданной структурной схеме (рис.1).

Рис.1 Структурная схема

СУ — согласующее устройство;

АЦП — аналого-цифровой преобразователь;

ОЗУ — оперативное запоминающее устройство;

УУ — устройство управления

ЦАП — цифро-аналоговый преобразователь;

ВУ — Выходной усилитель.

Произвести расчет неизвестных параметров основных узлов, входящих в состав структурной и функциональной схем (таблица 1). В дальнейшем на основе результатов расчетов выбрать элементную базу, разработать принципиальную схему устройства и построить временные диаграммы. Элементная база должна отвечать современным требованиям. Как правило, схема должна строиться на интегральных микросхемах различной степени интеграции.

Таблица 1 Исходные данные для расчета

В данной курсовой работе, согласно техническому заданию, требуется разработать функциональную схему устройства сопряжения с объектом.

В настоящее время практически все системы управления оснащены компьютерами семейства IBM PC. В результате перед разработчиками и пользователями любой подобной системы встает задача адекватной стыковки устройств, воспринимающих информацию от объекта управления, а именно от датчиков различного типа с персональным компьютером, являющимся центральным узлом такой системы и выполняющим задачи обработки информации, построения требуемого закона управления и визуализации.

Трудности реализации интерфейсных средств заключаются в том, что датчики в большинстве систем вырабатывают аналоговые сигналы (напряжение, заряд или ток), и для подключения к вычислительному оборудованию необходимо использовать и создавать специальные устройства для согласования и преобразования аналоговых сигналов в цифровые прежде, чем они могут быть введены в ЭВМ, микропроцессор, контроллер, находящиеся в контуре управления системы. Аналогичные проблемы возникают и при выводе информации.

Можно отметить, что к УСО должны предъявляться соответствующие требования по точности и быстродействию, и невыполнение этих требований приводит к снижению качества управления.

Курсовая работа по курсу «УСО» требует системного подхода к решению поставленной задачи, имеет достаточно большой объем и в значительной степени приближается к той реальной работе, которой приходится заниматься специалистам по автоматике.

1. Расчет согласующего усилителя

Согласующий усилитель необходим для согласования датчика и используемого АЦП по сопротивлению, для подавления синфазной составляющей до разрешенной способности АЦП, приведения преобразуемого сигнала к входному динамическому диапазону АЦП без искажений в заданном частотном диапазоне.

В качестве согласующего усилителя используем операционный усилитель, включенный по неинвертирующей схеме.

Рис.2 Схема согласующего усилителя

С датчика поступает сигнал амплитудой 20 мВ, а на входе АЦП необходим сигнал амплитудой -2,5… +2,5 В, значит необходим следующий коэффициент усиления согласующего усилителя:

Схема включения ОУ — неинвертирующая, поэтому Пусть =1 кОм, тогда

Требуется ОУ с коэффициентом подавления синфазной составляющей не ниже 42,113 дБ и полосой пропускания включающей в себя частоту входного сигнала. Возьмем К140УД8.

2. Структурная схема АЦП и расчет его неизвестных параметров

Последовательно-параллельные АЦП являются компромиссом между стремлением получить высокое быстродействие и желанием сделать это по возможности меньшей ценой. Последовательно-параллельные АЦП занимают промежуточное положение по разрешающей способности и быстродействию между параллельными АЦП и АЦП последовательного приближения. Последовательно-параллельные АЦП подразделяют на многоступенчатые, многотактные и конвейерные.

Рис.3 Структурная схема двухступенчатого АЦП

Верхний по схеме АЦП вырабатывает пять старших разрядов выходного кода. Эти же пять разрядов поступают на входы ЦАП. Цифровые сигналы с выхода АЦП поступают на выходной регистр и одновременно на вход 5-разрядного быстродействующего ЦАП. Выходной сигнал последнего подается на один вход устройства вычитания, на другой его вход подается входной сигнал. Остаток от вычитания выходного напряжения ЦАП из входного напряжения схемы поступает на вход АЦП2, опорное напряжение которого в 2^N раз меньше, чем у АЦП1. Как следствие, квант АЦП2 в 2^N раз меньше кванта АЦП1. Этот остаток, преобразованный АЦП2 в цифровую форму представляет собой пять младших разряда выходного кода.

Параллельные АЦП осуществляют квантование сигнала одновременно с помощью набора компараторов, включенных параллельно источнику входного сигнала. На рис. 4 показана реализация параллельного метода АЦ-преобразования.

Рис. 4 Схема параллельного АЦП

Параллельные преобразователи осуществляют одновременно квантование сигнала с помощью набора компараторов, включенных параллельно источнику сигнала. Пороговые уровни компараторов установлены с помощью резистивного делителя в соответствии с используемой шкалой квантования. При подаче на такой набор компараторов исходного сигнала на выходах последних будет иметь место проквантованный сигнал, представленный в унитарном коде. Для преобразования этого кода в двоичной используются логические схемы, называемые обычно кодирующей логикой. Такая чрезвычайно простая структура параллельных АЦП делает их самыми быстрыми из известных преобразователей и позволяет достигать частот преобразования 100…200 МГц. Однако их объем приблизительно удваивается с каждым новым разрядом, что в общем ограничивает их число. Обычно оно не превышает 6… 8. Динамические погрешности при работе без устройства выборки и запоминания определяются в первом приближении временем преобразования входного сигнала в унитарный код.

2.1 Расчет неизвестных параметров АЦП

Для нахождения алгоритма расчета составим граф схему переходов нахождения неизвестных параметров.

Исходными данными для расчета являются: Uмакс, n, Uоп, t_а, дв, тогда составим граф-схему (рис.5)

Рис.5 Граф переходов для нахождения неизвестных параметров

1. Число разрядов определяется из расчета приведенной погрешности квантования по формуле:

2. Из заданной погрешности восстановления д_восст = 0,25% и рассчитанной д_квант ошибка дискретизации равна:

.

Для линейного метода интерполяции:

3. Определение частоты преобразующего сигнала:

Для последовательно-параллельных АЦП .

4.Определим необходимость УВХ:

За апертурное время изменение сигнала составит:

требуется УВХ

2.2 Выбор АЦП

По условию задачи разрядность АЦП равна 8, причем тип аналого-цифрового преобразователя — последовательно-параллельный, отсюда можно сделать вывод, что требуется достаточно точное устройство. Чрезвычайно простая структура параллельных АЦП делает их самыми быстрыми из известных преобразователей и позволяет достигать частот преобразования 100…200 МГц. Этот способ позволяет в значительной мере уменьшить обьем параллельных преобразователей.

В качестве АЦП выберем 12-битный 40МГц Burr-Brown ADS802 от Texas Instruments со встроенным УВХ.

3. Расчет генератора тактовых импульсов

Частота генератора тактовых импульсов зависит от типа АЦП и неразрывно связана с периодом дискретизации по времени.

т.к. АЦП имеет 11 ступеней преобразования.

Генератор формирует меандр длительностью 435 нс, для стабильности выходного сигнала используется кварцевый резонатор ZQ с частотой 23 МГц.

Запуск генератора осуществляется уровнем логической единицы.

Расчет элементов генератора

Рис. 6 Кварцевый генератор

4. Расчет и организация ОЗУ

Расчет емкости оперативного запоминающего устройства производится исходя из разрядности АЦП, количества выборок за период преобразуемого сигнала и числа периодов, подлежащих записи в ОЗУ (число периодов определяется номером варианта).

Период сигнала:

.

Количество выборок за один период входного сигнала:

Количество выборок за время 29 периодов (№ варианта) входного сигнала:

Выбранное ОЗУ должна соответствовать следующим критериям:

· объём памяти не менее 7838 бит;

· время выборки не более времени дискретизации пополам:

t_ВЫХ? T_Д /2= 155 нс.

В качестве ОЗУ используем микросхему CY7C1059DV33. Организация ОЗУ 1М8. Время выборки = 10 нс.

5. Выбор цифроаналогового преобразователя

Цифроаналоговый преобразователь должен обеспечивать восстановление аналогового сигнала по цифровым выборкам, которые считываются из ОЗУ.

Поэтому выбор соответствующего цифроаналогового преобразователя производится исходя из времени преобразования ЦАП и частоты считывания выборок из ОЗУ, а также ЦАП должен сопрягаться по логическим уровням с выходными сигналами ОЗУ.

В качестве цифро-аналогового преобразователя была выбрана 10 разрядная быстродействующая микросхема КМ1118ПА2, со временем установления 50 нс. Технология изготовления этих микросхем биполярная с использованием ЭСЛ. Имеются внутренние преобразователи уровней из ТТЛ в ЭСЛ, комбинированная резистивная матрица с токовой коммутацией. Отличительной особенностью данного ЦАП является то, что он относится к классу синхронных, т. е. имеет внутренний многофункциональный регистр памяти, что позволяет ему работать, например, как с прямыми, так и с инверсными входами. Для работы в требуемом нам режиме следует оговорить основные параметры включения микросхемы:

H — «0», L — «0», 2C — «0», Ucc1=+5B, Ucc2=-5B, U_оп=-1 B.

Нам необходимо использовать все 10 разрядов. Выбирая младшие при нулевом уровне на старших разрядах получим диапазон от 0 В при комбинации 0 до при комбинации 1 111 111 111 (1024).

6. Расчёт источника опорного напряжения

Для ЦАП КМ1118ПА2 U_оп = 1 В.

Рис.7 Схема источника опорного напряжения

Возьмём стабилитрон Д818Е (I = 9,45 мА, U_ст = 8,87 В). Примем

R2 = 10 кОм (10к). U_вх = +15 В, U_вых = 1 В.

Примем R2=10 кОм и рассчитаем R3

(1к1),

(к62).

Возьмем К140УД8.

7. Расчет выходного усилителя

Выходной усилитель предназначен для приведения выходного напряжения ЦАП к диапазону −5…+5 В.

Рис.8 Схема выходного усилителя

где

Схема включения ОУ — инвертирующая, поэтому Пусть =1 кОм, тогда

8. Расчет схемы автоматической установки нуля (САУН)

Необходимо обеспечить установку схемы в исходное состояние, при включении питания.

Примем R14= 1кОм, тогда С8>74,56мкФ75мкФ

Рис.9 Схема автоматической установки нуля

9. Схема запуска

В качестве схемы запуска используется формирователь одиночного импульса. При нажатии кнопки «Пуск» формируется короткий импульс длительностью 1 мкс.

Примем R15=1кОм, тогда С9=7,5нФ

Рис.10 Схема запуска

10. Счетчик

Для того, чтобы перебирать адреса ОЗУ, нужен счетчик. Так как используемых адресных входов у ОЗУ 10, то нужен десятиразрядный счетчик. Реализуем 10-разрядный счетчик на трех 4-х разрядных микросхемах К155ИЕ7.

Рис. 11. Десятиразрядный двоичный счетчик

11. Делитель частоты

Делитель необходим для обеспечения вывода информации из ОЗУ в аналоговом виде с частотой 100 Гц. Для обеспечения данного условия на счетчик необходимо подавать импульсы с частотой 23 МГц. Коэффициент деления составляет 230 000. Описание работы делителя следующее: на счетчик поступают импульсы с генератора, как только счетчик насчитает 230 000 на входы схем «И» поступают 7 единиц. Одновременно с этим на входы разрешения счета приходит единица и счетчики сбрасываются. Счет начнется заново. Делитель частоты реализован на 2-х счетчиках.

Рис.12 Счетчик, считающий до 230 000

12. Триггер-защелка

Триггер «защелка» реализованный на D-триггере, необходим для переключения режимов считывания и записи в ОЗУ.

Рис.13 Триггер-защелка

Разработка принципиальной схемы

При включении питания все элементы схемы находятся в исходном состоянии, преобразования не происходит. RS — триггер c инверсными входами реализован на двух элементах «И — НЕ» (DD4.1, DD4.2). При нажатии на кнопку «Пуск» формируется короткий нулевой импульс, который подается на вход RS триггера и на 1 мкс устанавливает прямой выход триггера в единичное состояние. Этот импульс запускает генератор. С выхода генератора, который реализован на двух элементах «И-НЕ» (DD4.3, DD4.4) тактовые импульсы поступают на один из входов логического элемента «И», реализованный на элементе DD 5.1, а на другой вход этого элемента поступает единица с инверсного выхода триггера DD9.1. В исходном состоянии у триггера DD9.1. на инверсном выходе присутствует логическая единица, что «открывает» схему «И» DD5.1. тактовые импульсы поступают через схему «И» (DD5.1) и «ИЛИ» (DD6.1) на вход десятиразрядного счетчика (DD10, DD11, DD12), до тех пор, пока счетчик считает до 900, с его выходов перебираются адреса ячеек памяти ОЗУ DD2, в которые необходимо записать 900 10-разрядных слов, поступающих с АЦП DD1. Как только счетчик насчитал до 900, он сразу сбрасывается и переключает триггер DD9.1 в противоположное состояние, и ОЗУ переходит в режим считывания. Меняя свое состояние на противоположное, за счет единицы, выскочившей на прямом выходе триггера, закрывается элемент «И» DD5.1 и открывает элемент «И» DD5.2, на другой вход которого поступают импульсы с генератора, но уже с другой частотой, а именно реже в 111 раз. Это реализуется за счет счетчика, который, после подсчета 111 импульсов с генератора выдает единицу на элементе «И» DD5.4. С приходом этого импульса 10-разрядный счетчик (DD10, DD11, DD12) начинает считать, и перебираются адреса ОЗУ и с выходов данных ОЗУ информация поступает на входы ЦАП. Одновременно с этим «открывается» элемент «И», если нажать кнопку SB2, то триггер поменяет своё состояние и соответственно система перейдет в режим записи. В режиме считывания ЦАП (DD3) преобразует код на входах в аналоговый сигнал частотой 100 Гц, который затем с помощью выходного усилителя приводится к требуемому диапазону. В микросхеме ОЗУ «входы» данных реализованы таким образом, что в режиме записи они являются входами, а в режиме считывания, они же являются выходами.

Заключение

Итогом данной работы стало разработка устройства сопряжения с объектом управления, в состав которого входят датчик, согласующий усилитель, АЦП последовательного приближения, ОЗУ, ЦАП и устройство управления. Главной составляющей, определяющей свойства УСО, является АЦП. В схеме предусмотрены ручной и автоматический режим записи и считывания информации из ОЗУ.

Приложение

Графический материал

Функциональная схема УСО

Спецификация элементов

1. Шило В. Л. Популярные цифровые микросхемы: Справочник. — М.: Радио и связь, 1987. — 352с.

2. А. В. Нефедов, А. М. Савченко, Ю. Ф. Феоктистов: Справочник «Зарубежные интегральные микросхемы для промышленной электронной аппаратуры».

3. Нефедов А. В. «Интегральные микросхемы и их зарубежные аналоги».

4. Быстродействующие интегральные микросхемы ЦАП и АЦП и измерение их параметров/ Под редакцией А.-Й.К. Марциниявичуса. — М.: Радио и связь, 1988. — 224 с.

5. Новиков Ю. В. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования. — М.: Мир, 2001. — 379 с.

6. Аналого-цифровые преобразователи. -

http://www.gaw.ru/html.cgi/txt/doc/adc/

7. Texas Instruments Incorporated. - http://www.ti.com/

8. Cypress Semiconductor Corporation. — http://www.cypress.com/