Проектирование комбинационных схем цифровых устройств

ВВЕДЕНИЕ

С внедрением в промышленность цифровых технологий появилась возможность строить устройства обработки оцифрованных сигналов вычислительным методом. Такой способ обладает рядом важных преимуществ, таких как повышенная точность обработки, меньшая зависимость параметров от внешних условий, а также возможность реализации таких обрабатывающих устройств, которые невозможно или трудно было реализовать в аналоговом виде. Одни из наиболее распространенных узлов цифровых схем — дешифраторы. Навыки создания дешифраторов необходимы при разработке практически любого цифрового устройства.

1. Устройство дешифрации кодов

1.1 Описание дешифратора и структурная схема устройства Целью задачи является синтез устройства дешифрации кодов двоичных чисел, имеющего «к=7» входов и «I=70» выходов, используя стандартные промышленные ИМС К155ИД3, .

К155ИД3 — двойной высокоскоростной дешифратор. Каждый из дешифраторов микросхемы (рис 1.1.1) имеет 2 адресных входа А0-А1 и вход разрешения Е. Избыточные коды дают на всех выходах высокий уровень. Выходы 0−3 взаимоисключающие, их активные выходные уровни — низкие. Активный уровень для входа Енизкий.

Состояния выходов дешифратора показаны в таблице 1.1.1

Таблица 1.1.1 — Состояния выходов дешифратора 74LS154

где Н — низкий уровень, В — высокий уровень.

Структурно-логическая схема дешифратора показана на рисунке 1.1.1

Рисунок 1.1.1 — Структурно-логическая схема ИМС К155ИД3

Поскольку число входов устройства k=4, то четыре старших разряда подаются на первую ступень, которая состоит из одного дешифратора К555ИД6. Его выходы соединяются с входами А3 каждого дешифратора второй ступени для управления ими. Так как по заданию число выходов устройства I=70, то необходимо использовать 5 дешифраторов для второй ступени. Четыре младших разряда подаются на адресные входы этих дешифраторов.

Зарубежным аналогом К531ИД14 является ИМС 74LS154.

Таблица 1.1.2 — Таблица дешифрации

Рисунок 1.1.2 — Структурная схема устройства дешифрации кодов

1.2 Расчет потребляемой мощности и времени задержки По рисунку 1.1 определим общее число логических элементов, входящих в дешифратор, — N=25. Средняя мощность потерь одного логического элемента — P_ср.пот.=10 мВт. Энергопотребление одного дешифратора равно:

Так как устройство состоит из пяти дешифраторов, то общее энергопотребление равно:

Определяем число элементов, участвующих в распознавании одного любого слова, оно равно К=3. Находим время задержки:

Так как наше устройство двухступенчатое, то общее время задержки передачи сигнала по одному каналу равно:

Таблица 1.2.1 — Перечень элементов

2. Коммутатор параллельных кодов

2.1 Описание мультиплексора и структурная схема устройства Коммутатор параллельных входов получает заданное число слов, каждое из которых состоит из заданного количества разрядов. По заданию число слов — 4, количество разрядов в слове — 8. Следовательно, общее число входных бит 4*8=32. Количество адресных сигналов будет равно:

Из справочника выбираем ИМС мультиплексора К155КП1, который имеет 4 адресных входа и 16 информационных входов. Также имеется вход разрешения, при подаче на который низкого уровня коммутации разрешены. Этот мультиплексор позволяет передать на выход сигнал с входа, номер которого подается на адресные входы.

Таблица 2.1.1 — Состояния выходов ИМС К155КП1

Количество мультиплексоров соответствует количеству разрядов в слове. На входы каждого мультиплексора подается по одному разряду из каждого слова, номер разряда соответствует номеру мультиплексора, а номер входа мультиплексора соответствует номеру слова. Таким образом, при подаче какого-либо числа на адресные входы мультиплексоров на выходе будем иметь слово, номер которого соответствует этому числу.

Рисунок 2.1.1 — Структурно-логическая схема мультиплексора К155КП1

дешифратор мультивибратор коммутатор код Таблица 2.1.2 — Таблица коммутации

Рисунок 2.1.2 — Структурная схема коммутатора параллельных кодов Таблица 2.1.3 — Перечень элементов

2.2 Расчет потребляемой мощности и времени задержки По структурно-логической схеме мультиплексора К155КП1 определяем число логических элементов, входящих в состав стандартного мультиплексора, — N=25. Средняя потребляемая мощность одним элементом P_пот.ср = 22 мВт. Энергопотребление одного мультиплексора равно:

В схеме используется М=5 стандартных мультиплексоров К155КП1. Общее энергопотребление всего устройства равно:

Расчет времени задержки осуществляется для передачи одного слова со входа коммутатора на выход для одной ИМС мультиплексора, так как все ИМС работают во времени одновременно (параллельно). Считается, что входные слова и стробирующие сигналы поданы на устройства заранее, а искомая задержка определяется относительно момента подачи адресных сигналов.

Средняя величина временной задержки элемента равна:

По структурно-логической схеме К155КП1 определяем количество логических элементов, участвующих в прохождении сигнала, — К₁ =4.

Задержка передачи сигнала стандартным мультиплексором равна:

3. Устройство параллельного ввода слов в регистры

3.1 Описание регистра и структурная схема устройства Устройство параллельного ввода в регистр состоит из информационной части (регистры) и управляющей (счетчик, дешифратор). Счетчик считает слова и отправляет номер этого слова в дешифратор, который по этой комбинации выбирает регистр для записи слова.

По заданию необходимо записать шесть слов, каждое из которых состоит из семи разрядов, с частотой 900 кГц.

Для записи всех слов необходимо использовать 5 регистров, способных принять не менее 12 разрядов. Для записи слов выберем регистры марки 74 198

Рисунок 3.1 — Микросхема 74 198

P₀, P₁, …, P₇;? параллельные информационные входы;

Q₀, Q₁, …, Q₇;? выходы триггеров регистра;

D_SR? последовательный информационный вход (сдвиг разрядов вправо);

D_SL? последовательный информационный вход (сдвиг разрядов влево);

S₀, S₁? входы выбора режима загрузки данных;

CP? вход для подачи тактовых импульсов;

? Master reset (очистка регистра).

Напряжение питания микросхемы составляет GHH = +5 В. Регистр имеет 8 D-триггеров, выполненных по схеме ТТЛ. Вход CP? динамический (управление происходит по положительному фронту). При загрузке данных через D_SL смещение разрядов происходит справа налево, т. е. самый младший разряд загружаемого слова будет на выходе Q₀, а самый старший — на выходе Q₇. При загрузке через вход D_SR? наоборот. Записать данные в триггеры можно одновременно через входы P₀, P₁, …, P₇.

Рисунок 3.2 — Структура микросхемы 74 198

При подаче на лог.0 происходит очистка регистра, т. е. на все выхода будет лог.0 (таблица 3.1). Когда S₀ = 0 и S₁ = 0 регистр хранит записанную информацию.

Таблица 3.1.1 — Выбор режима загрузки данных

При S₀ = 1 и S₁ = 1, а также по фронту на CP, в регистр загружаются данные с входов P₀, P₁, …, P₇. Когда S₀ = 0, а S₁ = 1 будет происходить запись с последовательного входа D_SR. По первому положительному фронту на CP происходит сдвиг, и состояние на входе D_SR передастся в триггер с выходом Q₀. По второму фронту состояние этого триггера передастся триггеру с выходом Q₁, а вQ₀ запишется новое состояние входа D_SR и т. д. Аналогично вводятся данные с входа D_SL при S₀ = 1, а S₁ = 0, только в этом случае сдвиг будет происходить в обратную сторону.

В качестве счетчика выбираем микросхему 7490, обладающую четырехразрядным выходом. Входы синхронного сброса RI и R2 (двухвходовой элемент И) запрещают действие импульсов по обоим тактовым входам и входам установки S. Импульс, поданный на вход R, дает сброс данных по всем триггерам одновременно.

Таблица 3.1.2 — Режим работы счётчика 7490

Таблица 3.1.3 — Перечень элементов

Рисунок 3.1.2 -Схема устройства параллельного ввода слов в регистры

3.2 Расчет времени ввода слов в регистр Время ввода слов в регистры определяется как произведение периода повторения импульсов ввода на число регистров в устройстве (m=5).

Период повторения импульсов:

Время ввода всех N=6 слов за один цикл при этом равно

4. Запоминающее устройство на ИМС оперативных ОЗУ Запоминающее устройство (ЗУ) выполняется на промышленной ИМС ОЗУ К531РУ8. Это статическое ОЗУ на 4 бита, имеет четыре информационных (инверсных) и четыре адресных входа, то есть может записывать четырехразрядные двоичные числа по шестнадцати адресам. Чтение осуществляется при подаче на вход R/W сигнала высокого уровня, запись — при подаче низкого уровня. Исполнительный сигнал ИМС K531PY8 — сигнал CS, он подается в виде логического нуля последним — при записи или чтении каждого слова.

Приступаем к синтезу модуля ЗУ. По заданию нужно записать 70 слов по 4 разрядов в каждом. Поскольку в ИМС К531РУ8 четыре информационных входа, один модуль будет состоять одного ИМС.

В один модуль можно записать только шестнадцать слов. Для записи 70 слов нам нужно использовать [70/16]=4 модуля.

Число адресных сигналов определяется по формуле:

Четыре младших разряда подаются на адресные входы всех модулей, а два старших — на управляющий дешифратор, с помощью которого выбирается модуль для записи или чтения.

Рисунок 4.1.1 — Структурная схема запоминающего устройства на ОЗУ К531РУ8

Таблица 4.1.1 — Таблица истинности

Таблица 4.2 — Перечень элементов

5. Ждущий мультивибратор

5.1 Расчет автогенератора Исходные данные:

Частота автогенератора f_аг=128 кГц ;

Период повторения пусковых импульсов Т_пов=4,8 мс .

Рисунок 5.1.1 — Структурная схема автогенератора ПИ с одним конденсатором Период автоколебаний:

Длительность импульса на первом выходе автогенератора:

Длительность фронта первого импульса:

Длительность импульса на втором выходе автогенератора:

Амплитуда импульсов на обоих выходах автогенератора Монтажная нагрузочная емкость

При длительности фронта первого импульса = можно использовать ИМС логических элементов серии 133, К155. Электрические параметры ИМС выбранной серии:

Таблица 5.1.1 — Электрические параметры ИМС серии 133, К155

Средняя задержка микросхемы равна:

Длительность фронта импульсов автогенератора:

Сравниваем полученное и заданное значения. Условие t_ф< t_ф1 выполняется, выбор инверторов произведен правильно.

Определяем величину входного сопротивления логического нуля выбранных ИМС:

где Е=5В — напряжение питания ИМС.

Сопротивление навесного резистора автогенератора:

Где Uпор=1,5 В Из ряда номиналов резисторов и конденсаторов Е24 выбираем номинал резистора R₁ = 1300 Ом.

Определяем величины скачков по фронтам импульсов:

Первого импульса Второго импульса Где r_д=100 Ом — сопротивление открытого диода, встроенного в ИМС.

Находим промежуточную расчетную величину:

Находим емкость конденсатора:

Из ряда номиналов резисторов и конденсаторов Е24 выбираем номинал резистора Проверяем правильность выбора резистора R₁ и конденсатора C₁:

Находим время разряда C₁ через выходную цепь элемента в состоянии «0»

и открытый встроенный диод (r_Д=100 Ом) Определяем время, отводимое для перезаряда С1 входными и выходными токами первого логического элемента автогенератора:

Эквивалентная постоянная времени перезаряда равна:

Находим реальное время, необходимое для перезаряда С1 указанными токами:

где напряжение открывания диода U_до=0,6B

Сравниваем величины z и y — они должны отличаться в пределах 10%:

Требуемое условие не выполняется, в этом случаи уменьшим номинал выбранного резистора, пусть R₁ = 510 Ом.

Из ряда номиналов резисторов и конденсаторов Е24 выбираем номинал резистора Теперь условие выполняется, значит, выбранные номиналы R₁ = 510 Ом

подойдут.

5.2 Расчет делителя частоты Коэффициент деления частоты:

Разобьем КДЧ на простые сомножители:

В этой формуле? коэффициенты деления частоты каскадов делителя частоты, в роли которых выступают ИМС счетчиков:

К555ИЕ2 (SN74LS90) — для = 10 либо = 5

К155ИЕ4 (SN74LS92) — для, = 12 либо = 6

К555ИЕ5 (SN74LS93) — для = 16 либо = 4, = 8

Тогда ДЧ будет состоять из двух микросхем К155ИЕ4 (SN74LS92)и трех микросхем К555ИЕ2 (SN74LS90).

Микросхема К155ИЕ4 — четырехразрядный двоичный счетчик-делитель на 2, на 6 и на 12. Счетчик состоит из двух независимых делителей. Если тактовая последовательность с частотой f подана на вход (вывод 14), на выходе Q0 (вывод 12) получим меандр с частотой f/2. Последовательность с частотой f на тактовом входе (вывод 1) запускает делитель на 6, и меандр с частотой f/6 появляется на выходе Q3 (вывод 8). На выводы R1 и R2 подаются команды сброса. Чтобы построить счетчик с модулем деления 12, требуется соединить делители на 2 и на 6, замкнув выводы 12 и 1. На вход подается входная частота f, на выходе Q3 получается последовательность симметричных прямоугольных импульсов с частотой f/12.

Микросхема К555ИЕ2 представляет собой счетчик-делитель на 2, на 5 и на 10. Каждая ИС состоит из четырех JK-триггеров. Для получения делителя на 10 выход Q0 соединяется с входом .

Микросхема К555ИЕ5 представляет собой счетчик-делитель на 2, на 8 и на 16. Для получения делителя на 16 выход Q0 соединяют с входом .

Диаграмма выходного сигнала ДЧ представляет собой последовательность прямоугольных импульсов, период повторения которых равен периоду пусковых импульсов.

Рисунок 5.2.1 — Диаграммы напряжений сигнала и выходных сигналов ДЧ, использующих в последнем каскаде указанные ИМС счетчиков

5.3 Расчет формирователя коротких пусковых импульсов Для запуска ждущего генератора ПИ требуются короткие пусковые импульсы, длительность которых не меньше, чем (3 ч 5) t_з.ср. Поэтому на основе импульсов, полученных делителем частоты, нужно получить пусковые.

Рисунок 5.3.1 — Структурная схема формирователя коротких пусковых импульсов Исходные данные для расчета:

Длительность выходного импульса: t_и вых=0,5 мкс Длительность входного импульса: t_и вх=0,67 мкс Период повторения выходных импульсов: Т_вх=Т_пуск=15 мс Требуемая длительность фронта выходных (пусковых) импульсов:

Для формирователя можно использовать логические элементы той же серии, что и для автогенератора ПИ (серии 133, К155). Поскольку элементы выбраны той же серии, то

Сопротивление R₃ находится как:

Где

Из ряда E24 выбираем

Определяем емкость конденсатора:

где ;.

В соответствии с рядом E24 выберем

Определяем время восстановления напряжения на конденсаторе:

Проверим условие восстановления Так как условие выполняется, то выбранные номиналы, подойдут.

5.4 Расчет ждущего генератора ПИ Рисунок 5.4.1 — Структурная схема ждущего генератора ПИ Элементы дополнительный (Д) и второй — инверторы, первый логический элемент выполняет функцию 2И-НЕ.

Исходные данные:

Период повторения пусковых импульсов:;

Длительность выходных импульсов:;

Амплитуда выходных импульсов: .

Требуемую длительность фронта выходных импульсов:

При такой длительности фронта можно использовать ИМС серии 134, К158

Таблица 5.4.1 — Электрические параметры ИМС серии 134, К158

Определяем величину входного сопротивления логического нуля выбранных ИМС:

Сопротивление подключенного ко входам логических элементов R₄=R₅:

где U_пор=1,5 В Из ряда номиналов резисторов и конденсаторов Е24 выбираем номинал резистора Определяем постоянное смешение на входах логических элементов:

Рассчитываем амплитуду выходного импульса:

Находим промежуточную расчетную величину:

А затем емкость конденсатора:

Из ряда номиналов резисторов и конденсаторов Е24 выбираем номинал конденсатора Определим время восстановления напряжения на конденсаторе:

Проверим выполнение условия:

Условие выполняется, значит, выбранные номиналы:

5.5 Схема ждущего мультивибратора Рисунок 5.5.1 — Принципиальная схема ждущего мультивибратора Рисунок 5.5.2 — Диаграммы напряжений всего устройства Таблица 5.5.1 — Перечень элементов

ЗАКЛЮЧЕНИЕ

В данной курсовой работе были отработаны навыки использования пакета программ для автоматизированного проектирования электронных схем Proteus.

В частности использование Proteus для построения принципиальных схем, на основе пяти представленных задач.

1. В. Л. Шило. Популярные цифровые микросхемы: Справочник. М. — Радио и связь, 1987 — 352 с.

2. Методические указания по выполнению курсовой работы по дисциплине «Цифровые устройства и микропроцессоры», Л. В. Просвирякова. — 16 с.

3. Букреев И., Горячев В., Мансуров Б. Микроэлектронные схемы цифровых устройств, 2009 г. — 712 с.