Проектирование устройства перевода чисел

1. Анализ задания и выбор принципов (методов) для проектирования заданного устройства.

2.Разработка алгоритма выполнения операций, необходимых для обработки информации.

3.Разработка структурной схемы устройства.

4.Расчет и составление временной диаграммы управляющих сигналов.

5. Выбор элементной базы, необходимой для разработки принципиальной схемы.

6.Выполнение необходимых расчетов, для разработки принципиальной схемы.

7. Разработка принципиальной схемы, включающую и схему обнаружения ошибок, допущенных пользователем при вводе информации.

8. Описание процесса разработки принципиальной схемы.

9. Расчёт быстродействия.

Используемая литература.

1. Анализ задания и выбор принципов (методов) для проектирования заданного устройства Мне необходимо разработать систему перевода чисел. Для этого систему разбиваем на подблоки: блок ввода, блок перевода и блок вывода. Для реализации данной схемы мне понадобятся триггеры, регистры, сумматоры, счетчики, коммутаторы и логические элементы. Также в данном случае нужно предусмотреть создание устройств, которые будут исключать ошибки. Это устройство будет представлять собой комбинационную схему.

2. Разработка алгоритма выполнения операций, необходимых для обработки информации Данное устройство можно поделить на следующие части:

1. Блок ввода — Пять кнопок.

2. Шифратор — Переводит нажатые кнопки из 5-чной в 2−5-чную систему счисления.

3. Блок хранения — В него записываются и хранятся введенные числа.

4. Счетчик — В зависимости от нажатой кнопки формирует определенную двоичную комбинацию.

5. Дешифратор — В зависимости от двоичной комбинации на входе он формирует на определенной ноге единицу разрешения.

6. Коммутатор — переключает на выход либо записанное число, либо число после регистра SM.

7. Буферный регистр — сохраняет записанное значение после коммутатора.

8. Сумматор — суммирует число из предыдущего регистра и регистра сумматора

9. Регистр сумматора — в нем записывается полученное значение

10. Регистр выхода — в нем записывается конечный результат

Рис. 1. Алгоритм функционирования системы перевода.

3. Разработка структурной схемы устройства

Рис. 2. Структурная схема устройства перевода.

4.Расчет и составление временной диаграммы управляющих сигналов Для корректного функционирования схемы нам нужны следующие управляющие сигналы:

1)

2)

3)

4)

Рис. 3. Схема подачи управляющих импульсов

Рис. 4. Схема автомат Mealy

Таблица 1. Зависимость состояний

По таблице 1 получаем выражения которые после минимизации послужет для создания комбинационной схемы.

Рис. 6. Схема для элемента формирующего

Рис. 7. Схема для элемента формирующего

Рис. 8. Схема для элемента формирующего

Временная диаграмма управляющих сигналов для одного из случаев будет выглядеть следующим образом:

Рис. 9. Временная диаграмма управляющих сигналов

5.Выбор элементной базы, необходимой для разработки принципиальной схемы Для реализации схемы мы используем:

1) D-триггеры ТМ8 линейки из 4 D-триггеров. Входы и общие. Когда =Н, входы С и D безразличны к сигналам, а выходы Q=H (сброс в 0).Для записи в триггеры на их входах D надо подготовить байт, зафиксировать=В и подать положительный скачек на вход С. Время задержки 22,28,35 нс.

сигнал ввод информация схема Таблица 2. Состояния триггера К155ТМ8

Рис. 10. Принципиальная схема К155ТМ8.

2) Шифраторы КМ155ИВ1- Восьмеричный шифратор приоритетов 133 -, 155-, 533-, 555ИВ1. Выходной сигнал шифратора G является сигналом наличия возбужденных информационных разрядов. Так как активным уровнем в ИС является низким, то G cледует понимать как сигнал присутствия на входе хотя бы одного логического «0». Указанный сигнал может быть использован для разрешения работы последующих узлов, выходной код шифратора, для которых является входным. Сигнал ЕО напротив является сигналом отсутствия возбужденны разрядов и каскадировании играет роль разрешающего для смежного каскада. Питание: 8-общий, 16-+5 В.

Схема включения шифратора:

Рис. 11. Принципиальная схема КМ155ИВ1.

3) Счётчики К555ИЕ19-два четырёхразрядных асинхронных счётчика. Питание: 7-общий, 14-+5 В. Счёт ведётся по отрицательным фронтам импульсов. При R=1 происходит сброс счётчика в 0. Пунктирной линией указан пример объединения счётчиков.

4) Мультиплексоры КР1533КП17 -вариант КП12 с инверсными выходами. Задержка 13−18 нС по информационным входам. КР1533КП17 и КП18 — сходны с КП11 и КП14 соответственно, однако вместо режима Z-выходов, организовано входное разрешение. При Е1=В, входы индеферентны.

Таблица 4. Состояния мультиплексора КР1533КП17

Рис. 13 Принципиальная схема КР1533КП17

5) Демультиплексоры К555ИД7-демультиплексор на 3 прямых входа и 8 инверсных выходов. Питание: 8-общий, 16-+5 В. Дешифратор в режиме демультиплексирования работает при Е1=Е2=0 (Е1 и Е2 -инверсные входы), а прямой вход Е3 используется в качестве информационного. DIвход кодовых комбинаций, переключающих Е3 на определенный выход. В таблице приведён принцип функционирования:

6) Логические элементы К155ЛН1-шесть логических элементов НЕ (инверторов). Питание: 7-общий, 14-+5 В.

К555ЛИ3-три логических элемента 3И. Питание: 7-общий, 14-+5 В.

К155ЛЕ7-четыре логических элемента 5ИЛИ-НЕ. Питание: 7-общий, 14-+5 В.

К155ЛЕ4- три логических элемента 3ИЛИ-НЕ. Питание: 7-общий, 14-+5 В.

Схема включения элементов 3ИЛИ-НЕ.

Рис. 18. Принципиальная схема К155ЛЕ4.

К155ЛИ1-четыре логических элемента 2И. Питание: 7-общий, 14-+5 В.

Схема включения элементов 2И.

Рис. 19. Принципиальная схема К155ЛИ1.

6. Регистры

4-ехразрядный, универсальный, реверсивный регистр сдвига 555ИР11. Параллельный ввод информации со входа D происходит синхронно, по положительному фронту тактового импульса на входе С. При этом =1, а состояние других ходов произвольное. Сдвиг информации, поступающей последовательным кодом на вход DL или DR, также совершается под действием положительных фронтов. Состояние входа D, а также одного из DL или DR, могут быть произвольными.

Таблица 6. Режимы ИР11

Рис. 20. Принципиальная схема регистра 555ИР11

Восьмиразрядный универсальный регистр сдвига 133−155ИР13. ИСобеспечивает синхронное функционирование в следующих режимах параллельный ввод, последовательный ввод со сдвигом вправо и последовательный ввод со сдвигом влево. Режим выбирают заданием соответствующего кода на входе S. Питание: 12-общий, 24-+5 В.

Таблица 7. Режимы регистров ИР13

Рис. 21 Принципиальная схема 133−155ИР13.

8. Сумматор Полный 4-ехразрадный сумматор с параллельным переносом — 155ИМ3. Примеры сложения, А и В при СО=0 и СО=1 показаны в таблице истинности Таблица 8. Таблица истинности ИМ3

Рис. 22 Принципиальная схема 155ИМ3.

7. Выполнение необходимых расчетов, для разработки принципиальной схемы.

В данном устройстве у меня не было необходимости выполнения, каких либо расчетов.

7. Разработка принципиальной схемы, включающую и схему обнаружения ошибок, допущенных пользователем при вводе информации Разработка данной схемы состоит из определённых этапов: запись информации, перевод чисел в двоичную систему, вывод конечного результата на выходной регистр. Мы должны также учесть при разработке данной схемы, что могут быть допущены определенные ошибки при вводе информации.

1) Пользователь может ввести больше четырех цифр.

Данная ошибка исключается подачей со счетчика определенного импульса, который запретит дальнейшую шифрацию. Чтобы определить количество цифр (3 или 4), пользователь должен нажать кнопку после нажатия 3 цифр, которая запустит систему перевода. Аналогично после введения 4 цифр нужно нажать кнопку.

2) В процессе перевода пользователь может нажать кнопку. Чтобы исключить эту ошибку при функционировании системы перевода возникает импульс, который запрещает шифрацию кнопок.

8. Описание процесса разработки принципиальной схемы Мне необходимо ввести числа в пятеричной системе счисления, для этого я использую 5 кнопок. Чтобы перевести из пятеричной системы в 2−5, мне понадобиться шифратор. Для того чтобы записать и сохранить числа я буду использовать 4 регистра по 4 бита. Для того чтобы записывать последовательно в каждый регистр числа их необходимо переключать. Для этого использую счетчик с дешифратором. При нажатии кнопки, на счетчик поступит импульс. В зависимости он количества числа поступивших импульсов счетчик сформирует определенную двоичную комбинацию на выходе, которая подается на дешифратор, а он в свою очередь сформирует единицу разрешения на определенной ноге выхода, которая переключает наши регистры. Т.к. в каждом регистре используется не 4 а 3 бита, то у нас в каждом регистре есть дополнительный нуль. Чтобы от него избавится мы число переписываем в буферный регистр (на 8 и 4 бита, т.к. на 12 бит необходимого регистра нет). После буферного регистра мы должны передать информацию на систему перевода, и т.к. система пятеричная, то при разложении чисел из 2−5-чной в 2-чную мы умножаем коэффициенты на 5 (на основание системы).

В нашем случае:

Используя такую систему, мы используем однотипные операции сложения, которые повторяются много раз. Данная формула поясняет принцип перевода чисел. Для суммирования нам понадобиться сумматор на 24 входа и 12 выходов. Т.к. такого сумматора не существует мы используем схему наращивания 3-х сумматоров. Для переключения используем мультиплексор. Операцию умножения можно заменить на операцию сдвигов влево. Умножение числа на эквивалентно одному сдвигу влево, на — двум сдвигам и т. д. Т. к я умножаю на 5, то 5 расписываем как +, что упрощает процесс умножения. Для того чтобы записать на выход информацию используем регистр на 12 бит (8 и 4 бит, в сумме 12 бит)

9. Расчёт быстродействия

CD1 RgMX RgSMRgRg

DD26(КМ155ИВ13−20нс+1,9*5=9,53мкс)DD24,DD25,DD26, DD27(555ИР11−4*22нс)DD32,DD33,DD34(КР1533КП17−3*20нс)DD30,DD31(555ИР11б155ИР1322нс+20нс)DD35,DD36,DD37(155ИМ3−3*20нс)DD38,DD40(555ИР11б155ИР1322нс+20нс)DD39,DD41, DD42, DD43(555ИР11б155ИР13 2*22нс+2*20нс)=12,89 мкс Быстродействие в рассмотренном случае равно 12,89 мкс.

Вывод В ходе разработки данного курсового проекта я пришел к следующим выводам:

1) Данное устройство перевода чисел — лишь один из многих возможных вариантов реализации данного устройства. Я считаю, что этот вариант — один из наиболее простейших, так как в данном устройстве не используются сложные микросхемы, используется достаточно простой принцип функционирования.

2) Быстродействие ограничивается временем задержек самих микросхем.

3) По принципу функционирования данного устройства может быть применено в компьютерных системах.