Проектирование вычислительной системы реального времени

ВВЕДЕНИЕ

1. ПОСТАНОВКА ЗАДАЧИ И АНАЛИЗ ТЕХНИЧЕСКОГО ЗАДАНИЯ

2. ФУНКЦИОНИРОВАНИЕ СИСТЕМЫ

3. РАСЧЕТ ХАРАКТЕРИСТИК ВС

3.1 Расчет трудоемкости алгоритма

3.2 Определение быстродействия процессора

4. ВЫБОР ТЕХНИЧЕСКИХ СРЕДСТВ

4.1 Direct Logic DL05

4.2 Direct Logic DL205

4.3 Direct Logic DL405

5. ОПИСАНИЕ СТРУКТУРЫ (СХЕМЫ) СИСТЕМЫ

6. ВЫБОР ПРОГРАММНОГО ОБЕСПЕЧЕНИЯ

7. РАСЧЕТ НАДЕЖНОСТИ

Выводы

СПИСОК ЛИТЕРАТУРЫ

Приложение А

Приложение Б

Приложение В

ВВЕДЕНИЕ

Основой развития современного научно-технического прогресса стало совершенствование электронно-вычислительной техники, широко используемой во всех отраслях научной, производственной и хозяйственной деятельности. В настоящее время вычислительная техника направлена в первую очередь на организацию и выполнение работ, связанных с вычислениями и логической обработкой информации.

Применение вычислительной техники предполагает создание вычислительных систем, объединяющих оборудование одной или нескольких электронно-вычислительных машин (ЭВМ), а также разработку управляющих, обслуживающих и прикладных программ. При создании ВС необходимо учитывать сведения о назначении системы для определения ее структуры и номенклатуры алгоритмов, реализующих требуемую задачу. Для успешного решения задач подобного рода, необходимо располагать знаниями о том, как влияют различные способы структурной организации ВС и управления вычислительными процессами на характер протекания последних в ВС. Эти вопросы рассматривает теория вычислительных систем.

1. ПОСТАНОВКА ЗАДАЧИ И АНАЛИЗ ТЕХНИЧЕСКОГО ЗАДАНИЯ Целью данного проекта является изучение методов проектирования ВС реального времени и определения ее основных параметров (характеристик).

Проектируемая ЦУС предназначена для управления работой конкретной системы, указанной в техническом задании. Динамика управляемого объекта определяет темы выполнения программы. Задержка в получении результатов может привести к снижению качества работы управляемого объекта. Проектирование ВС сводится к выбору такой структуры и стратегии управления ВС, которые обеспечивают реализацию заданных функций при затратах оборудования и времени, лимитируемых заданными ограничениями и критерием эффективности.

Теория ВС направлена на разработку метода синтеза оптимальных структур ЭВМ и стратегий управления вычислительными процессами, причем структуры выявляются с точностью до устройств.

Исходные данные длярасчета быстродействия процессора КС реального времени:

Исходные данные для расчета трудоемкости алгоритма (рис. 1.1):

Рисунок 1.1 — Граф алгоритма

Ki — трудоемкость оператора

K1=140K4=100K7=100K10=210

K2=230K5=350K8=380

K3=580K6=520K9=460

Исходные данные для расчета надежности:

0 — интенсивность потока отказов;

пф — интенсивность профилактических испытаний;

пф — интенсивность профилактики;

H — интенсивность восстановления;

g — доля контролируемого оборудования.

0 = 0,5пф = 0,65пф = 0,5H = 0,7g = 0,73.

2. ФУНКЦИОНИРОВАНИЕ СИСТЕМЫ Цифровая управляющая система функционирует в реальном масштабе времени (согласно с темпом поступления заявок на обработку задач). Система управления выполняет следующие функции:

прием информации от датчиков и измерительных приборов;

обработка данных в соответствии с заданным алгоритмом управления;

выдача результатов и воздействие на объект управления;

ЭВМ и объект управления соединены каналами ввода-вывода информации, по которым в ЭВМ поступают сигналы опроса, характеризующие состояние объекта, а из нее — поток управляющих сигналов, воспринимаемых исполнительными устройствами объекта.

Для данной управляющей системы применяется операционная система реального времени.

3. РАСЧЕТ ХАРАКТЕРИСТИК ВС

3.1 Расчет трудоемкости алгоритма При расчете трудоемкости алгоритма используются универсальный (машинный) и сетевой методы. Исходной информацией при расчете является граф алгоритма, приведенный на рис. 3.1.

Рисунок 3.1 — Граф алгоритма Вероятности перехода для графа:

P (0,1)=1P (4,5)=1P (8,9)=1

P (1,2)=1P (5,6)=1P (9,10)=1

P (2,3)=0.37P (6,4)=0.12P (10,2)=0.24

P (2,7)=0.63P (6,9)=0.88P (10,k)=0.76

P (3,4)=1P (7,8)=1

Среднее число ni обращений к операторам алгоритма определяется корнями системы линейных алгебраических уравнений:

Гдеnj — вершина, которая рассматривается по отношению к i-вершине;

ij — символ Кронекера;

Pji — вероятность перехода;

Значение ni определяется решением системы линейных алгебраических уравнений:

(P11−1)n1+P21n2+P31n3+…+Pk-1,1nk-1=-1

P12n1+(P22−1)n2+P32n3+…+Pk-1,2nk-1=0

P1,k-1n1+P2,k-1n2+P3,k-1n3+…+(Pk-1,k-1nk-1−1)=0

На основе заданного графа строим систему из 10 уравнений:

~

Произведем расчет корней системы уравнений с помощью программы tminmax.exe. Результат машинного расчета приведен в ПРИЛОЖЕНИИ А.

Рассчитаем среднюю, минимальную и максимальную трудоемкости заданного алгоритма сетевым методом.

Сначала рассчитываем среднюю трудоемкость алгоритма.

Прежде всего необходимо устранить ВСЕ циклы, начиная со внутренних (с меньшим рангом). Для этого отдельно вырисовываем цикл с наименьшим рангом:

Рисунок 3.2 — Наименьший цикл графа Определим для него среднее число обращений к каждой из операторных вершин при одном прогоне алгоритма:

Следовательно, можно заменить цикл С1 одной вершиной со средней трудоемкостью Kc1.

Далее, устраняем следующий цикл, С2:

Рисунок 3.3 — Цикл графа С2

Рисунок 3.4 — Конечный графа

Теперь можно посчитать среднюю трудоемкость всего алгоритма:

Далее рассчитываем минимальную и максимальную трудоемкости алгоритма.

Устраняем все циклы, начиная со внутренних (рис. 3.2):

где 0<<1/(1−0,12)где 1/(1−0,12)<

Таким образом, вычислены минимально и максимально возможные значения трудоемкости для цикла С1.

Аналогично, для цикла С2 (рис. 3.3):

где 0<<1/(1−0,24)где 1/(1−0,24)<

Для конечного графа (рис. 3.4):

Таким образом, минимальная и максимальная трудоемкости всего алгоритма равны соответственно:

3.2 Определение быстродействия процессора

Правильный выбор быстродействия процессора обеспечивает приемлемое качество обслуживания заявок в системе и позволяет создать систему с оптимальными материальными затратами.

Для решения задачи нахождения оптимального быстродействия процессора необходимо определить:

Нижнюю границу быстродействия процессора, при которой гарантируется стационарный режим;

Уточнить режим обслуживания заявок;

Оптимальное быстродействие с учетом минимальных потерь, связанных с простоем процессора.

Определим оптимальное быстродействие при отсутствии ограничений на время пребывания заявок, используя выражение Где i — интенсивность потока заявок;

k — коэф. пропорциональности;

i — трудоемкость обслуживания;

i (2) — второй начальный момент трудоемкости;

=i — суммарная интенсивность поступления заявок в систему.

Значение i (2) определим из выражения

i (2) = 2i2

Определим некоторые значения, вошедшие в формулу для нахождения :

1.

1(2)=2(2700)2=1 458 104

2(2)=2(3200)2=2 048 104

3(2)=2(2700)2=1 458 104

4(2)=2(1900)2=722 104

5(2)=2(4510)2=4068.2 104

2.

3.

4.

Найдем для ВС с неограниченным временем пребывания заявок минимально необходимое быстродействие процессора, при котором существует стационарный режим работы:

Bmin

Определим вторые начальные моменты среднего времени обслуживания:

Значения загрузки для каждого потока заявок:

Суммарная загрузка:

.

Далее уточним времена ожидания потоков заявок. Дисциплина заявок имеет такую структуру: заявки первого и пятого потоков составляют класс заявок с абсолютными приоритетами; заявки второго и третьего потоков составляют класс заявок с относительными приоритетами; четвертый поток имеет бесприоритетное обслуживание.

. При расчете воспользуемся зависимостью для заявок с абсолютными и относительными приоритетами, и бесприоритетных заявок:

,

, ;

Поскольку у нас нет строгого следования: сначала АП, затем ОП и после БП потоки, то формулы будут немного видоизменены. Это вызвано тем, что при вычислении времени ожидания менее приоритетной заявки необходимо учитывать более приоритетные заявки.

4. ВЫБОР ТЕХНИЧЕСКИХ СРЕДСТВ

4.1 Direct Logic DL05

Direct Logic DL05 — моноблочные контроллеры, содержащие источник питания, процессор и устройство дискретного ввода/вывода. Количество дискретных каналов ввода/вывода фиксировано (8/6) и не может быть увеличено, но предусмотрен один слот расширения: модуль аналогового ввода на 4 канала или часы-календарь.

Предлагается шесть модификаций контроллера, имеющих одинаковый внешний вид, источник питания, процессор, количество каналов ввода/вывода, но их различное сочетание. Маркировка контроллеров этого семейства имеет следующий вид: DO-05AA (AD, AR, DA, DD, DR), где DO — тип семейства, 05 -тип процессора, АА (AD, AR, DA, DD, DR) — характеристика ввода/вывода (первая буква в обозначении — вход, вторая — выход). А — сигнал переменного тока, D — сигнал постоянного тока, R — релейный выход.

В соответствии с этим контроллер семейства DL05 модели DO-05AD имеет 8 входов переменного тока и 6 выходов постоянного тока.

Таблица 4.1 — Характеристика процессора DL05

* э/н — энергонезависимая память.

Контроллер не поддерживает удаленный и распределенный ввод/вывод. Диапазон входных сигналов переменного тока — 90−120 В, постоянного ТОКЗ-12−24 В.

Диапазон выходных сигналов переменного тока — 17−240 В, 0.5А; постоянного тока- 6−27 В, 0.5/1 А.

Диапазон релейных выходов: переменный ток — 6−240 В, 2А; постоянный ток-6−27 В, 2А.

Все модификации DL05 имеют два встроенных порта RS-232. Оба порта могут поддерживать связь по протоколам K-sequence, DirectNet и Modbus.

Порт 1 выполняет функцию только ведомого для всех этих протоколов. Через этот порт контроллер может быть подключен к ручному программатору ННР, программному обеспечению DirectSOFT, операторским панелям. Скорость обмена фиксирована и равна 9600 бод.

Порт 2 — ведомый для протокола K-sequence и ведущий/ведомый для протоколов DirectNet и Modbus RTU. Через этот порт контроллер может взаимодействовать с другими контроллерами, а также с теми же устройствами, что и через порт 1. Скорость обмена может настраиваться от 300 до 38 400 бод. На рис. 4.1 контроллеры взаимодействуют через порт 2 по любому из протоколов (DirectNet и Modbus RTU). Для увеличения протяженности канала связи между ведущим и ведомыми контроллерами использован интерфейс RS-485 (КИ — конвертор интерфейса). Ручные программаторы D2-HPP подключены к контроллерам через порт 1.

Рисунок 4.1 — Сеть контроллеров DL05.

Размеры контроллеров семейства DL05: 120×95×65 мм. Условия эксплуатации:

— температура от 0 до + 55 °C;

— влажность 5 — 95% без конденсации.

Способы монтажа: на DIN-рейке или на щите.

4.2 Direct Logic DL205

Direct Logic DL205 — семейство модульных контроллеров со сменными процессорными модулями (D2−230, D2−240, D2−250). Количество модулей в каркасе — 3, 4, 6, 9 (первый слот каркаса — для CPU, количество слотов для модулей ввода/вывода, соответственно, — 2, 3, 5,). Допускает от 2 до 8 каналов удаленного ввода/вывода. В семействе имеется большой набор (около 30) модулей ввода/вывода различных типов сигналов и коммуникационных модулей для взаимодействия контроллеров с различными сетями, включая Ethernet.

Таблица 4.2 — Характеристики процессоров DL205

В процессоре D2−250 предусмотрено четыре контура ПИД-регулирования. Существует возможность выбора режима управления: автоматический, ручной, каскадное регулирование. Характеристики контура регулирования (текущее и заданное значения параметра, уставки сигнализации и т. д.) доступны с панели оператора.

Таблица 4.3 — Характеристика ввода/вывода

Допускает только один каркас локального ввода/вывода (расширение системы DL205 не допускается) и удаленный ввод/вывод.

Все локальные каналы обновляются на каждом шаге сканирования процессора. Локальные каркасы (на 3, 4, 6, и 9 слотов) имеют источник питания. Предельное, количество локальных каналов ограничено числом слотов и энергопотреблением системы.

Удаленный ввод/вывод применяется для систем, в которых имеется достаточное число датчиков и других полевых устройств, находящихся на достаточно большом расстоянии (до 1000м) от центрального процессора. Для значительной части приложений этот подход позволяет уменьшить стоимость линий связи за счет того, что каналы ввода/вывода размещаются вблизи соответствующих устройств.

Контроллеры семейства DL205 (D2−240, D2−250) могут взаимодействовать с сетями DirectNet, Modbus и Ethernet через два встроенных порта RS-232 и с помощью интерфейсных модулей. Контроллер D2−230 не поддерживает сетевого обмена (один порт RS-232).

Все контроллеры семейства могут поддерживать связь через все порты по протоколу K-sequence. При этом контроллеры являются ведомыми по отношению к подключенным устройствам: ручному программатору НИР, программному обеспечению DirectSOFT, операторским панелям.

Таблица 4.4 — Поддерживаемые протоколы

Скорость обмена через верхний порт фиксирована и равна 9600 бод.

Скорость обмена через нижний порт меняется от 300 до 38 400 бод. Для увеличения длины канала связи между ведущим и ведомыми контроллерами используется конвертор интерфейса RS-232/RS-485.

В сети с последовательным обменом одно устройство является ведущим, а остальныеведомые. Ведущими в такой сети могут быть:

— процессор D2−250 (по протоколам DirectNETn MODBUS);

— процессор D2−240 с модулем D2-DCM (по протоколу DirectNET);

— ПК с ПО DirectLogic или HML

Размеры контроллеров семейства DL205: 172/203/265/358×90×75 мм. Ширина контроллера определяется количеством слотов в каркасе. Условия эксплуатации:

— температура от 0 до + 55 °C;

— влажность 5 — 95% без конденсации.

Способы монтажа: на DIN-рейке или на щите.

4.3 Direct Logic DL405

Direct Logic DL405 — семейство модульных контроллеров со сменными процессорными модулями (D4−430, D4−440, D4−450). Количество модулей в каркасе — 4, 6, 8. Контроллеры этого семейства наряду с локальным вводом/выводом поддерживают расширение ввода/вывода (до 3 модулей расширения) и удаленный ввод/вывод. В семействе имеется большой набор (около 60) модулей ввода/вывода различных типов сигналов и коммуникационных модулей для взаимодействия контроллеров с сетями, включая Ethernet.

Таблица 4.5 — Характеристика процессоров DL405

В процессоре предусмотрено до 16 контуров ПИД — регулирования. Существует возможность выбора режима управления: автоматический, ручной, каскадное регулирование. Характеристики контура регулирования (текущее и заданное значения параметра, установки сигнализации и т. д.) находятся в V-памяти (память переменных/данных), что делает их доступными с панели оператора.

Кроме того, процессор D4−450 поддерживает вещественную арифметику.

Контроллеры этого семейства наряду с локальным вводом/выводом поддерживают расширение ввода/вывода, удаленный ввод/вывод, а также распределенный ввод/вывод. Под локальным понимается каркас, в котором находится процессор. Понятие «локальный ввод/вывод» относится к модулям, расположенным в одном каркасе с процессором. Расширенный ввод/вывод используется при нехватке слотов ввода/вывода в локальном каркасе или недостаточной мощности источника питания каркаса. Семейство контроллеров DL405 допускает до 3 каркасов расширения. Расширенная конфигурация образуется модулями ввода/вывода, расположенными в каркасах, соединенных последовательно с локальным каркасом процессора. В каждом каркасе расширения в слот процессора устанавливается модуль расширения D4-EX. Соединение осуществляется кабелем длиной 1 м.

Таблица 4.6 — Характеристика ввода/вывода контроллеров

Система ввода/вывода SDS полностью отлична от рассмотренных выше подходов к организации ввода/вывода. Достаточно иметь интерфейсный модуль ввода/вывода SDS в локальном каркасе. Периферийные устройства (концевые выключатели, фотоэлектрические и бесконтактные датчики, позиционеры и задвижки) подключаются к модулю обычным 4-проводным кабелем. Таким образом, модуль SDS заменяет стандартные модули ввода/вывода, обеспечивая подключение 64 дискретных входов или выходов (распределенный ввод/вывод).

Длина магистрального канала SDS достигает 450 м при скорости обмена 125 Кбод. С уменьшением длины канала скорость обмена возрастает (500Кбод при 120 м и Шбод при 30м). Длина ответвлений от магистрального канала до периферийного устройства может достигать 7 м.

Архитектуру системы управления на базе персонального компьютера и системы ввода/вывода контроллеров DL405 можно создать, используя контроллеры Ethernet H4-EBC и H4-EBC-F. Для подключения одного каркаса ввода/вывода DL405 к сети необходим один контроллер Н4-ЕВС (H4-EBC-F), устанавливаемый в слот процессора. Контроллер Н4-ЕВС имеет два порта: RS-232 для подсоединения к программатору и порт для сети Ethernet. Для подключения последующих каркасов ввода/вывода потребуются повторители. Контроллер H4-EBC-F имеет порт RS-232 и специальный разъем для оптоволокна (приемник и передатчик), что обеспечивает более простое наращивание узлов сети.

Возможности контроллеров Н4-ЕВС:

— контроллер имеет практически неограниченное число каналов ввода/вывода;

— осуществляет детерминированное обновление каналов ввода/вывода

в сетях с выделенными сегментами;

— возможность наращивания сети;

— обновление всех каналов ввода/вывода каркаса за время менее 1 мс;

— имеет встроенный последовательный порт для подключения операторской панели и других устройств.

Рисунок 4.2 — Система управления на базе контроллеров DirectLogic.

Размеры контроллеров семейства DL405: 293/367/471×150×11Г мм. * - размер дан с 8 — и 16 — канальными модулями ввода/вывода; - 140 мм с 32 — и 64 — канальными модулями ввода/вывода. Условия эксплуатации:

— температура от 0 до + 55 °C;

— влажность 30 — 95% без конденсации.

Способы монтажа: на DIN-рейке или на щите.

5. ОПИСАНИЕ СТРУКТУРЫ (СХЕМЫ) СИСТЕМЫ На основе рассчитанных характеристик были выбраны следующие устройства, которые вошли в структуру системы:

— клавиатура ST-3546;

— монитор SAMSUNG 15'' 510B;

— НЖМД ST 2600 TB;

— накопитель на жестких магнитных дисках типа ZIP;

— модуль памяти SIMM 16 МБ;

— процессор Intel 386 DX-40 с быстродействием 300 тыс. оп./сек;

— интерфейсная плата ISA;

— манипулятор «мышь» ;

Для снятия показаний с приборов (оборудования электростанции) будем использовать датчики, которые подсоединяются к плате сопряжения. Для вывода результатов измерений на бумагу имеется принтер EPSON-1180 FX.

Шина расширения ISA Bus применялась начиная с первых моделей IBM-совместимых персональных компьютеров. В дальнейшем интерфейс ISA стал промышленным стандартом. В компьютерах XT применялась шина данных разрядностью 8 бит и шина адреса 20 бит. В компьютерах AT шина данных была расширена до 16 бит, а шина адреса — до 24 бит. В таком виде интерфейс существует и сейчас, являясь одним из самых распространенных типов периферийных адаптеров.

Структурная схема системы приведена в приложении Б.

6. ВЫБОР ПРОГРАММНОГО ОБЕСПЕЧЕНИЯ Технические средства ЦУС обеспечивают реализацию элементарных функций — операций ввода/вывода, хранения, преобразования, которые выполняются с помощью схем и средств микропрограммного управления. Функции более высоких уровней сложности обеспечиваются программным обеспечением, включающим в себя операционную систему и прикладное программное обеспечение.

Операционная система в данном случае — это совокупность программ, предназначенных для управления работой комплекса и реализации процедур взаимодействия оператора с объектом управления, например DOS РВ.

По своим возможностям, для разрабатываемой ЦУС, наиболее подходит операционная система реального времени (ОС РВ), которая обеспечивает решение широкого круга задач управления в реальном масштабе времени и рассчитана на работу с разнообразным оборудованием. В качестве прикладного программного обеспечения выбираем ПО устройства сопряжения с объектом (УСО). Данное программное обеспечение предназначено для решения задач сбора, обработки и вывода на терминал информации от аналоговых датчиков, устройств ввода дискретных сигналов, проверки работоспособности устройств ввода аналоговых и дискретных сигналов.

7. РАСЧЕТ НАДЕЖНОСТИ Работоспособность системы или отдельных ее частей в процессе эксплуатации может быть нарушена в результате отказа аппаратуры — выхода из строя элементов или соединений между ними. Перед разработчиком технических средств стоит задача повышения надежности создаваемой аппаратуры.

Надежность системы определяется вероятностью безотказной работы, т. е. вероятностью того, что при определенных условиях эксплуатации в заданный интервал времени не произойдет одиночного отказа.

Выражение для вычисления безотказной работы:

Гдеt — интервал времени;

i — интенсивность отказов i-го блока;

m — число блоков ВС;

Для повышения надежности ВС можно использовать резервирование ее элементов. Однако этот прием приводит к существенному увеличению стоимости системы.

В нашем случае рассчитывается вероятность безотказной работы системы с частичным контролем оборудования и профилактическими испытаниями.

Рисунок 7.1 — Граф надежности устройства ГдеSi — состояния системы;

S1 — система работоспособна;

S2 — в системе обнаружен отказ;

S3 — состояние необнаруженного отказа;

S4 — состояние выполнения профилактических испытаний;

S5 — в системе установлен скрытый отказ в результате профилактических испытаний.

0 — интенсивность потока отказов;

пф — интенсивность профилактических испытаний;

пф — интенсивность профилактики;

H — интенсивность восстановления;

g — доля контролируемого оборудования;

0 = 0,5пф = 0,65пф = 0,5H = 0,7g = 0,73.

Составим систему уравнение Колмогорова:

— P1(g0 + (1-g) 0 + пф) + P2H + пфP4 = 0

— P2H + g0P1 + g0P3 = 0

— P3(g0 + пф) + (1-g) 0P3 = 0

— P4пф + P1пф + P5H = 0

— P5H + пфP3 = 0

Найдем вероятности:

Значение P5 найдем из условия:

P1 определяет стационарную вероятность нахождения ВС в состоянии S1.

Результат машинного расчета приведен в ПРИЛОЖЕНИИ В.

вычислительная система алгоритм контроллер

Выводы В данном курсовом проекте была разработана цифровая управляющая система, предназначенная для управления некоторым объектом, например теплоэлектростанцией.

В проекте были определены основные характеристики этой системы:

— средняя трудоемкость алгоритма иср= оп;

— минимальная трудоемкость алгоритма Аk=1520 оп;

— максимальная трудоемкость алгоритма Bk=13 310 оп;

— оптимальное быстродействие процессора Вопт= ;

— минимальное быстродействие процессора Вмин=23 847,4 оп/c;

— надежность ВС P1=0,4162.

Система реализована на базе МП i386 DX-40. Ее функционирование происходит в реальном масштабе времени. В качестве устройства связи с объектом применены модуль АЦП А-611−19, модуль ввода/вывода для дискретных сигналов А-641−12, выходной коммутатор А-641−15, позволяющие преобразовать информацию от датчиков и передать ее в процессор, а также передавать управляющие сигналы от процессора на исполнительные устройства. Вероятность безотказной работы данной сиcтемы P1=0.704.

1. Майоров С. А. «Основы теории вычислительных систем» М.: «Высшая Школа», 1978, 408 с.

2. Раскин Л. Г. Анализ сложных систем и элементы теории оптимального управления. М.: Советское радио, 1976. — 344 с.: ил.

3. Ларионов, А. М. Вычислительные комплексы, системы и сети: учеб. для вузов по спец. «Электр. вычисл. машины» / А. М. Ларионов, С. А. Майоров, Г. И. Новиков. — Л.: Энергоатомиздат, 1987. — 285 с.: ил.

Приложение, А Машинный расчет Рисунок А.1 — Исходные данные для расчета Рисунок А.2 — Результат работы программы Приложение Б Структурная схема системы Приложение В Машинный расчет Рисунок В.1 — Матрица переходов Рисунок В.2 — Граф переходов Рисунок В.3 — Вероятность переходов Рисунок В.4 — График показывающий, что наступил установившийся режим

www.