Разработка преобразователя пятнадцатиразрядного последовательного кода в параллельный

Курсовая работа Дисциплина:

«Схемотехника»

Тема:

«Разработка преобразователя пятнадцатиразрядного последовательного кода в параллельный»

Петропавловск-Камчатский 2011

Аналого-цифровые преобразователи (АЦП) являются устройствами, которые принимают входные аналоговые сигналы и генерируют соответствующие им цифровые сигналы, пригодные для обработки микропроцессорами и другими цифровыми устройствами.

Принципиально не исключена возможность непосредственного преобразования различных физических величин в цифровую форму, однако эту задачу удается решить лишь в редких случаях из-за сложности таких преобразователей. Поэтому в настоящее время наиболее рациональным признается способ преобразования различных по физической природе величин сначала в функционально связанные с ними электрические, а затем уже с помощью преобразователей напряжение-код — в цифровые. Именно эти преобразователи имеют обычно в виду, когда говорят об АЦП.

Процедура аналого-цифрового преобразования непрерывных сигналов, которую реализуют с помощью АЦП, представляет собой преобразование непрерывной функции времени U (t), описывающей исходный сигнал, в последовательность чисел {U'(tj)}, j=0,1,2, отнесенных к некоторым фиксированным моментам времени. Эту процедуру можно разделить на две самостоятельные операции. Первая из них называется дискретизацией и состоит в преобразовании непрерывной функции времени U (t) в непрерывную последовательность {U (tj)}. Вторая называется квантованием и состоит в преобразовании непрерывной последовательности в дискретную {U'(tj)}.

В основе дискретизации непрерывных сигналов лежит принципиальная возможность представления их в виде взвешенных сумм

где aj — некоторые коэффициенты или отсчеты, характеризующие исходный сигнал в дискретные моменты времени; fj (t) — набор элементарных функций, используемых при восстановлении сигнала по его отсчетам.

Наиболее распространенной формой дискретизации является равномерная, в основе которой лежит теорема отсчетов. Согласно этой теореме в качестве коэффициентов aj следует использовать мгновенные значения сигнала U (tj) в дискретные моменты времени tj=jDt, а период дискретизации выбирать из условия Dt=½Fm,

где Fm — максимальная частота спектра преобразуемого сигнала. При этом выражение (1) переходит в известное выражение теоремы отсчетов Для сигналов со строго ограниченным спектром это выражение является тождеством. Однако спектры реальных сигналов стремятся к нулю лишь асимптотически. Применение равномерной дискретизации к таким сигналам приводит к возникновению в системах обработки информации специфических высокочастотных искажений, обусловленных выборкой. Для уменьшения этих искажений необходимо либо увеличивать частоту дискретизации, либо использовать перед АЦП дополнительный фильтр нижних частот, ограничивающий спектр исходного сигнала перед его аналого-цифровым преобразованием.

В общем случае выбор частоты дискретизации будет зависеть также от используемого в (1) вида функции fj (t) и допустимого уровня погрешностей, возникающих при восстановлении исходного сигнала по его отсчетам. Все это следует принимать во внимание при выборе частоты дискретизации, которая определяет требуемое быстродействие АЦП. Часто этот параметр задают разработчику АЦП.

1. Анализ существующих преобразователей последовательных кодов в параллельный

1.1 Анализ способов и методов преобразования последовательных кодов в параллельный

Преобразование последовательного кода в параллельный и обратно может осуществляться двумя способами: с помощью регистров сдвига или с помощью распределителей импульсов.

Преобразователи с регистрами сдвига

Регистр сдвига — это устройство, с помощью которого осуществляют хранение и поразрядный сдвиг (вправо, влево) хранящихся в нем чисел. В простейшем случае регистр сдвига двоичных чисел выполняют на статических триггерах (по одному на каждый разряд), причем выходы низших разрядов связаны с входами высших определенным образом. Так, в схеме рис. 1 выход 1 триггера Т1 связан со входом j (вход Установка в 1 в данном случае инверсный) триггера высшего разряда Т2 через элемент динамической памяти S2 (моностабильный элемент, одновибратор, каскад транзисторной задержки). Такой элемент служит для кратковременного запоминания информации (сигнала 1), поступающей с триггера низшего разряда в высший. Это необходимо для того, чтобы обеспечить некоторый сдвиг между сигналами, поступающими с низшего разряда на вход j и с шинки сдвига кода на вход k (установка в 0).

Пусть в трехразрядный регистр требуется ввести кодовую комбинацию 101. Первоначально через S1 в триггер Т1 вводится первый элемент кодовой комбинации (в данном случае 1), затем ее второй элемент (в данном случае 0) и подается импульс (в данном случае сигнал 0, так как вход k инверсный) на шинку сдвига. Триггер Т1 при этом возвращается в состояние 0. На его выходе 1 появляется сигнал 0, который запускает динамический элемент S2. Сигнал 1 с триггера Т1 как бы переписывается в S2 и временно в нем запоминается. На входе j триггера Т2 при этом будет сигнал 1 (такт подготовки). Через время tз элемент S2 возвращается в исходное состояние. На входе триггера Т2 появится сигнал 0, и, следовательно, триггер перейдет в состояние 1 (сигнал 1 с триггера Т1 первоначально сместился в S2, а затем спустя время tз в триггер Т2). Так как второй элемент кодовой комбинации был 0, то Т1 сохранит состояние 0. Далее одновременно вводится 3-й элемент и подается импульс на шинку сдвига. Аналогично с некоторой задержкой первый элемент (единица) сместится в триггер третьего разряда (на схеме рис. 116 не показан). Сигнал 0 из триггера Т1 переместится в Т2, а сигнал 1 — со входа в триггер Т1. Таким образом, последовательно вводится вся комбинация 101.

Продолжая подавать импульсы на шинку сдвига, можно последовательно вывести всю комбинацию из регистра и получить на выходе регистра временную последовательность импульсов, соответствующую кодовой комбинации 101.

Рис. 1 Преобразователь параллельного кода в последовательный и обратно с регистром сдвига Для преобразования последовательного кода в параллельный регистр сдвига дополняется схемами совпадений ввода LI — L2 и вывода L3 — L4 параллельного кода. Последовательный код вводится в регистре рассмотренным выше способом. После этого, подав разрешающий импульс на шинку считывания параллельного кода, можно осуществить считывание параллельного кода.

При преобразовании параллельного кода в последовательный комбинация кода вводится в регистр параллельно через схемы совпадений L1 — L2, а затем путем последовательного сдвига выводится из регистра в виде временного кода.

Рис. 2. Преобразователь параллельного кода в последовательный с распределителем импульсов (а) и диаграмма его работы (б)

Преобразователи с распределителями импульсов

Преобразователь параллельного кода в последовательный (рис. 2) содержит распределитель импульсов (регистр сдвига RG1), логические схемы И (L1 — Ln) и выходную схему ИЛИ (L). Вход 1 каждой схемы LI — Ln связан с соответствующим выходом распределителя; на входы 2 схем И поступают сигналы параллельного кода. С помощью распределителя осуществляется последовательный опрос входов параллельного кода и последовательная передача считываемых сигналов на выход. Генератор тактовых импульсов ГТИ поочередно переключает распределитель из одного положения в другое. Сигнал 1 с выхода распределителя поочередно поступает на схемы И. Если на другой вход схемы И с шинки параллельного кода также поступает сигнал 1, то и на выходе соответствующей схемы И будет также сигнал 1, который через схему ИЛИ (L) пройдет на выход.

Допустим, что на входах параллельного кода Х1, Х2, Х3,… была комбинация сигналов 1101. Тогда в момент нахождения распределителя на позиции 1 на входе схемы L1 будет иметь место совпадение сигналов 1 и на выходе также будет сигнал 1. Далее распределитель переключается на позицию 2; при этом происходит совпадение сигналов 1 на входе схемы L2. Сигнал 1 также проходит на выход. При переключении распределителя в позицию 3 на схему со стороны распределителя будет поступать сигнал 1, а со стороны кодовой шинки — сигнал 0, т. е. имеет место несовпадение сигналов, поэтому на выходе будет сигнал 0. В позиции n со схемы Ln на выход аналогично рассмотренному также пройдет сигнал 1. В результате на выходе является комбинация 1101 последовательного кода.

В рассмотренном случае последовательная кодовая комбинация не имеет делительных пауз. Разделительные паузы легко получить, введя в схему ИЛИ (L), включенную на выходе распределителя, дополнительный вход 5, образующий с основными схему И, и на него подавать сигнал 1. При паузе тактовой серии на вход Б будет поступать сигнал 0, схема в течение полупериода тактовой серии будет закрыта.

Преобразователь последовательного кода в параллельный (рис. 3) в принципе работает аналогично рассмотренному. Элементы комбинации последовательного кода поочередно поступают на вход последовательного кода и на один из входов каждой схемы И (L1 — Ln). Пусть на вход поступает та же комбинация 1101. Тогда первый импульс соответствует сигналу 1. Если распределитель в этот момент находился в позиции 1, то на его входе 1 будет сигнал 1 и, следовательно, на выходе схемы L1 также будет сигнал 1, который поступит в устройство памяти. Если при втором элементе комбинации распределитель находился в позиции 2, то на выходе L2 также будет сигнал 1, который тоже поступит в запоминающее устройство.

В позиции 3 распределителя на вход последовательного кода поступает сигнал 0 и в запоминающее устройство также 0. Аналогично в позиции n в устройство памяти поступит сигнал 1. Записанную комбинацию 1101 в любое время можно считать в виде параллельного кода.

Рис. 3. Преобразователь последовательного кода в параллельный с распределителем импульсов Отметим важную особенность рассмотренной схемы. Распределитель импульсов в ней должен переключаться синхронно с поступающей кодовой комбинацией, т. е. при первом импульсе должен находиться в позиции 1, при втором — в позиции 2, при третьем — в позиции 3 и т. д. Это обеспечивается специальными схемами синхронизации.

Рассмотренный принцип преобразования последовательного кода в параллельный и обратно с помощью распределителей импульса находит широкое применение в различных системах телеуправления, в том числе в применяемой на железнодорожном транспорте системе ЭСТ-62 и др.

1.2 Анализ аппаратных средств преобразования последовательного кода в параллельный

Многоступенчатые АЦП

В многоступенчатом АЦП процесс преобразования входного сигнала разделен в пространстве. В качестве примера на рис. 4 представлена схема двухступенчатого 8-разрядного АЦП.

Верхний по схеме АЦП осуществляет грубое преобразование сигнала в четыре старших разряда выходного кода. Цифровые сигналы с выхода АЦП поступают на выходной регистр и одновременно на вход 4-разрядного быстродействующего ЦАП. Во многих ИМС многоступенчатых АЦП (AD9042, AD9070 и др.) этот ЦАП выполнен по схеме суммирования токов на дифференциальных переключателях, но некоторые (AD775, AD9040A и др.) содержат ЦАП с суммированием напряжений.

Остаток от вычитания выходного напряжения ЦАП из входного напряжения схемы поступает на вход АЦП2, опорное напряжение которого в 16 раз меньше, чем у АЦП1. Как следствие, квант АЦП2 в 16 раз меньше кванта АЦП1. Этот остаток, преобразованный АЦП2 в цифровую форму представляет собой четыре младших разряда выходного кода. Различие между АЦП1 и АЦП2 заключается прежде всего в требовании к точности: у АЦП1 точность должна быть такой же как у 8-разрядного преобразователя, в то время как АЦП2 может иметь точность 4-разрядного.

Грубо приближенная и точная величины должны, естественно, соответствовать одному и тому же входному напряжению Uвх (tj). Из-за наличия задержки сигнала в первой ступени возникает, однако, временное запаздывание. Поэтому при использовании этого способа входное напряжение необходимо поддерживать постоянным с помощью устройства выборки-хранения до тех пор, пока не будет получено все число.

Многотактные последовательно-параллельные АЦП

Рассмотрим пример 8-разрядного последовательно-параллельного АЦП, относящегося к типу многотактных (рис. 5). Здесь процесс преобразования разделен во времени.

Преобразователь состоит из 4-разрядного параллельного АЦП, квант h которого определяется величиной опорного напряжения, 4-разрядного ЦАП и устройства управления. Если максимальный входной сигнал равен 2,56 В, то в первом такте преобразователь работает с шагом квантования h1=0,16 В. В это время входной код ЦАП равен нулю. Устройство управления пересылает полученное от АЦП в первом такте слово в четыре старших разряда выходного регистра, подает это слово на вход ЦАП и уменьшает в 16 раз опорное напряжение АЦП. Таким образом, во втором такте шаг квантования h2=0,01 В и остаток, образовавшийся при вычитании из входного напряжения схемы выходного напряжения ЦАП, будет преобразован в младший полубайт выходного слова.

Очевидно, что используемые в этой схеме 4-разрядные АЦП и ЦАП должны обладать 8-разрядной точностью, в противном случае возможен пропуск кодов, т. е. при монотонном нарастании входного напряжения выходной код АЦП не будет принимать некоторые значения из своей шкалы. Так же, как и в предыдущем преобразователе, входное напряжение многотактного АЦП во время преобразования должно быть неизменным, для чего между его входом и источником входного сигнала следует включить устройство выборки-хранения.

Быстродействие рассмотренного многотактного АЦП определяется полным временем преобразования 4-разрядного АЦП, временем срабатывания цифровых схем управления, временем установления ЦАП с погрешностью, не превышающей 0,2…0,3 кванта 8-разрядного АЦП, причем время преобразования АЦП входит в общее время преобразования дважды. В результате при прочих равных условиях преобразователь такого типа оказывается медленнее двухступенчатого преобразователя, рассмотренного выше. Однако он проще и дешевле.

По быстродействию многотактные АЦП занимают промежуточное положение между многоступенчатыми АЦП и АЦП последовательного приближения. Примерами многотактных АЦП являются трехтактный 12-разрядный AD7886 со временем преобразования 1 мкс, или трехтактный 16-разрядный AD1382 со временем преобразования 2 мкс.

Конвеерные АЦП

Быстродействие многоступенчатого АЦП можно повысить, применив конвеерный принцип многоступенчатой обработки входного сигнала. В обыкновенном многоступенчатом АЦП (рис. 4) вначале происходит формирование старших разрядов выходного слова преобразователем АЦП1, а затем идет период установления выходного сигнала ЦАП. На этом интервале АЦП2 простаивает. На втором этапе во время преобразования остатка преобразователем АЦП2 простаивает АЦП1. Введя элементы задержки аналогового и цифрового сигналов между ступенями преобразователя, получим конвеерный АЦП, схема 8-разрядного варианта которого приведена на рис. 6.

Роль аналогового элемента задержки выполняет устройство выборки-хранения УВХ2, а цифрового — четыре D-триггера. Триггеры задерживают передачу старшего полубайта в выходной регистр на один период тактового сигнала CLK.

Сигналы выборки, формируемые из тактового сигнала, поступают на УВХ1 и УВХ2 в разные моменты времени (рис. 7). УВХ2 переводится в режим хранения позже, чем УВХ1 на время, равное суммарной задержке распространения сигнала по АЦП1 и ЦАП. Задний фронт тактового сигнала управляет записью кодов в D-триггеры и выходной регистр. Полная обработка входного сигнала занимает около двух периодов CLK, но частота появления новых значений выходного кода равна частоте тактового сигнала.

Таким образом, конвеерная архитектура позволяет существенно (в несколько раз) повысить максимальную частоту выборок многоступенчатого АЦП. То, что при этом сохраняется суммарная задержка прохождения сигнала, соответствующая обычному многоступенчатому АЦП с равным числом ступеней, не имеет существенного значения, так как время последующей цифровой обработки этих сигналов все равно многократно превосходит эту задержку. За счет этого можно без проигрыша в быстродействии увеличить число ступеней АЦП, понизив разрядность каждой ступени. В свою очередь, увеличение числа ступеней преобразования уменьшает сложность АЦП. Действительно, например, для построения 12-разрядного АЦП из четырех 3-разрядных необходимо 28 компараторов, тогда как его реализация из двух 6-разрядных потребует 126 компараторов.

Конвеерную архитектуру имеет большое количество выпускаемых в настоящее время многоступенчатых АЦП. В частности, 2-ступенчатый 10-разрядный AD9040А, выполняющий до 40 млн. преобразований в секунду (МПс), 4-ступенчатый 12-разрядный AD9220 (10 МПс), потребляющий всего 250 мВт, и др. При выборе конвеерного АЦП следует иметь в виду, что многие из них не допускают работу с низкой частотой выборок. Например, изготовитель не рекомендует работу ИМС AD9040А с частотой преобразований менее 10 МПс, 3-ступенчатого 12-разрядного AD9022 с частотой менее 2 МПс и т. д. Это вызвано тем, что внутренние УВХ имеют довольно высокую скорость разряда конденсаторов хранения, поэтому работа с большим тактовым периодом приводит к значительному изменению преобразуемого сигнала в ходе преобразования.

2. Разработка преобразователя пятнадцати-разрядного последовательного кода в параллельный

преобразование сигнал параллельный цифровой

2.1 Разработка функциональной схемы

Разработка и описание структурной и функциональной схем

Описание работы блока дишефраторов

На входы загрузки дешифраторов подаются сигналы младших разрядов со счетчика. Старший разряд подключается ко входу разрешения загрузки Е', причем к одному дешифратору подключается прямой сигнал, к другому — инверсный. Это позволяет дешифраторам работать по очереди (первый работ при счете 0−15, второй при счете 16−29), в то время как у другого дешифратора на все выходы подается высокий уровень.

Инверсные выходы дешифратора необходимой разрядности подключаются к конъюнкторам. Если для подключения выходов потребовалось несколько конъюнкторов, то они подключаются к логическому элементу «И-НЕ». Таким образом если номер такта не совпадает ни с одним из подключенных выходов дешифратора, то на логический элемент «И-НЕ» подается высокий уровень, а на выходе из него получается низкий. Если же номер такта совпадает с одним из подключенных выходов дешифратора, то на логический элемент «И-НЕ» подается низкий уровень, который на выходе преобразуется в высокий.

Итак, на выходе устройства формируется тридцатиразрядная периодично повторяющаяся последовательность, указанная в техническом задании.

Для снятия одновременно трех последовательностей необходимо три таких устройства подключить параллельно.

Заключение

Ускорение научно-технического прогресса, развитие автоматизации процессов производства требует постоянного совершенствования систем сбора и переработки информации. Наиболее успешно это решается при выполнении операций с величинами, представленными в дискретном (цифровом) виде.

К основным преимуществам обработки дискретной информации следует отнести высокую точность, большое быстродействие и хорошую помехозащищенность, в чем немалую роль сыграл опыт разработки средств цифровой вычислительной техники. Последнее относится не только к результатам, полученным на выходе цифровых приборов, но и ко многим узлам собственно аналого-цифровых преобразователей (АЦП), представляющих типичные элементы и устройства ЭВМ.

Следует отметить также и то, что в настоящее время в связи со снижением стоимости элементов и узлов цифровой и вычислительной техники наметилась тенденция ещё более широкого введения этих элементов в состав измерительных устройств с цифровым выходом, вплоть до применения процессоров, устройств отображения и т. п. Положительные свойства с многодекадным цифровым отсчетом известны давно и в случаях, когда необходима высокая точность измерения при большом линейном диапазоне, применялись приборы подобного типа (например, мосты и компенсаторы постоянного тока). При этом, однако, логические операции в измерительном процессе выполнялись оператором.

В настоящее время наиболее распространен цифровые приборы для измерения таких электрических величин, как напряжение, ток, сопротивление, частота, фаза, период, длительность импульсов и т. д. В данной дипломником проекте основное внимание уделено наиболее проверенным вариантом электронных цифровых приборов, выпускающимся серийно или отвечающим требованиям к серийному выпуску. К подобным требованиям, в первую очередь, относится отсутствие в составе комплектующих изделий элементов, требующих индивидуального подбора, технологичность конструкции, удобство эксплуатации.

1. Балакай В. Г Интегральные схемы аналого-цифровых преобразователей /Балакай В. Г, Крюк И. П., Лукьянов Л. М.; Под ред. Лукьянова Л.М.-М: Энергия, 2008.-257 с.: Ил.-Библиогр. 251−256.

2. Гельман М. М. Аналого-цифровые преобразователи для информационно-измерительных систем /Гельман М.М.-М.: Изд-во стандартов, 2009.-317 с.

3. Бирюков С. А. Цифровые устройства на МОП-интегральных микросхемах /Бирюков С.А.-М.: Радио и связь, 2007.-129 с.

4. Букреев И. Н. Микроэлектронные схемы цифровых устройств /Букреев И.Н., Горячев В. И., Мансуров Б. М. — 3-е изд., перераб. и доп.-М.: Радио и связь, 2009.-416 с.

5. Гольденберг Л. М. Цифровые устройства на интегральных схемах в технике связи /Гольденберг Л.М., Бутильский Л. М., Поляк М.Н.-М: Связь, 2009.-232 с.

6. Шило В. Л. Популярные цифровые микросхемы: Справочник /Шило В.Л.-М.: Металлургия, 2008.-349 с. — (Массовая радиобиблиотека; Вып. 1111).

7. Цифровые и аналоговые системы передачи: Учебник для вузов /Иванов В.И., Гордиенко В. Н., Попов Г. Н. и др.; Под ред. Иванова В.И.-М.: Радио и связь, 2007.-232 с.: ил.-Библиогр.: с. 229−230.

8. Букреев И. Н. Микроэлектронные схемы цифровых устройств /Букреев И.Н., Мансуров Б. М., Горячев В. И. — 2-е изд., перераб. и доп.-М.: Сов. радио, 2008.-368 с.: ил.-Библиогр.:с. 364−366.

9. Гольденберг Л. М. Импульсные и цифровые устройства: Учебник для вузов /Гольденберг Л.М.-М.: Связь, 2009.-495 с.: ил.-Библиогр.: с. 494−495.