Помощь в написании студенческих работ
Антистрессовый сервис

Исследование и разработка алгоритмов многокритериальной оптимизации библиотечных элементов при проектировании нанометровых СБИС

Диссертация: Исследование и разработка алгоритмов многокритериальной оптимизации библиотечных элементов при проектировании нанометровых СБИС
ДиссертацияПомощь в написанииУзнать стоимостьмоей работы

Для многокритериальной оптимизации стандартных ячеек разработан алгоритм многокритериальной оптимизации на основе генетического алгоритма, который отличается от известных использованием ЛП, — - последовательностей Соболя для организации поиска. Такой подход позволяет уменьшать пространство поиска от 5 до 20 раз. Использование генетического алгоритма позволяет найти все Парсто-оптимальные решения… Читать ещё >

Исследование и разработка алгоритмов многокритериальной оптимизации библиотечных элементов при проектировании нанометровых СБИС (реферат, курсовая, диплом, контрольная)

Содержание

  • Список иллюстраций
  • Список таблиц
  • Глава 1. Анализ проблем проектирования библиотечных элементов нанометровых СБИС
    • 1. 1. Введение
    • 1. 2. Маршрут проектирования СБИС
    • 1. 3. Эволюция технологий производства СБИС
    • 1. 4. Проблема утечек в субмикронных технологиях
    • 1. 5. Основные вехи развития — дорожная карта ITRS
    • 1. 6. Ток утечки в МОП-транзисторе
    • 1. 7. Ток утечки в ячейках
    • 1. 8. Методы борьбы с токами утечки
    • 1. 9. Уровень выхода годных и связанные с ним проблемы
    • 1. 10. Библиотеки стандартных ячеек
    • 1. 11. Постановка задачи
    • 1. 12. Выводы
  • Глава 2. Задача многокритериальной оптимизации стандартных ячеек
    • 2. 1. Основные понятия многокритериальной оптимизации
    • 2. 2. Анализ задачи
    • 2. 3. Подходы к решению задачи
    • 2. 4. Задача вариации транзисторов в ячейке
    • 2. 5. Генетический алгоритм решения
    • 2. 6. Анализ генетического алгоритма
    • 2. 7. Общая схема процесса оптимизации.'
    • 2. 8. Уравнение тока утечки
    • 2. 9. Уравнение задержки
    • 2. 10. Уравнение площади
    • 2. 11. Обоснование сходимости генетического алгоритма
    • 2. 12. Выводы
  • Глава 3. Разработка маршрута проектирования
    • 3. 1. Обзор маршрутов проектирования
    • 3. 2. Влияние технологий на маршрут проектирования
    • 3. 3. Сравнение маршрутов проектирования
    • 3. 4. Маршрут проектирования многокритериальной оптимизации
    • 3. 5. Выводы
  • Глава 4. Практическая реализация алгоритмов к. Система оптимизации стандартных ячеек
    • 4. 2. Архитектура системы
    • 4. 3. Генерация ЛПг-последовательностей
    • 4. 4. Реализация генетического алгоритма
    • 4. 5. Экспериментальные результаты
    • 4. 6. Локальный поиск для гибридного алгоритма
    • 4. 7. Критерий прекращения поиска
    • 4. 8. Параллелизация генетического алгоритма
    • 4. 9. Нерешённые проблемы
    • 4. 10. Выводы

Общая характеристика диссертационного исследования.

Актуальность работы. В настоящее время современные нанометро-вые технологии производства СБИС достигли такой степени интеграции, что минимальный размер топологического объекта существенно меньше длины волны, используемой при фотолитографии. В частности, за последние 30 лет длина затвора МОП-транзистора уменьшилась более чем в 250 раз: с 10 мкм в начале 70-х годов до 32 им в наши дни, а длина волны при фотолитографии — всего примерно в 10 раз: с 2 мкм до 193 нм. Как следствие этого к известным технологическим ограничениям на минимальное расстояние и размер объектов топологии добавились новые более сложные правила, зависящие, например, от конфигурации объектов, геометрических размеров, взаимного расположения объектов топологии и особенностей процесса производства. Кроме того, для создания объектов меньших, чем длина волны, используемой при фотолитографии, применяются специальные приёмы, позволяющие улучшить разрешающую способность технологического оборудования, например, засветка противоположными фазами с разных сторон проводника или оптическая коррекция близости, порождающих ряд правил, гарантирующих отсутствие конфликтов [2].

С другой стороны, известно, что с уменьшением геометрических размеров транзисторов снижается площадь кристалла, уменьшаются паразитные ёмкости, улучшается быстродействие и снижается энергопотребление СБИС. Тем не менее это влечёт за собой экспоненциальный рост статических токов утечки на единицу площади (рис. 1.2). Например, на подпороговые токи утечки приходится до 50% от общего объема энергии для портативных приложений, разработанных для 65 нм технологии [1].

Токи переключения О Токи утечки 250.

I 200 150 о.

I 100.

250 180 130 90 70.

Технология (ни).

Рис. 1. Графики соотношения видов энергопотребления в СБИС по технологиям.

Дальнейшее развитие технологии, уменьшение размеров транзистора и толщины подзатворного оксида приведёт к значительному росту туннельного тока, что ещё больше усугубит проблему утечки. Уменьшение размеров также привело к тому, что проводники стали вносить существенный вклад в задержку распространения сигнала даже в топологии библиотечного элемента — стандартной ячейки. Следовательно, необходимо учитывать данные проблемы при разработке топологии ячеек. Особенно сильно на задержку распространения сигнала и на статический ток утечки в стандартной ячейке влияет расстояние между затворами транзисторов, так как диффузионная область имеет значительное сопротивление и ёмкость, но сравнению с металлами. Технологические ограничения таких видов делают процесс разработки современных топологий более трудоёмким, чем раньше.

Другой не менее важной проблемой является задача повышения уровня выхода годных (УВГ, yield). УВГ зависит как от случайных технологических ошибок, возникающих во время процесса производства (random catastrophic errors), так и от параметрических проблем производства для данного типа процесса (parametric errors). Параметрические проблемы хорошо моделируются статистическими методами используемыми в процессе производства, что позволяет учитывать результаты работы этих методов в процессе производства, а в последнее время даже использовать их в маршруте проектирования СБИС. Технологические же ошибки трудно моделировать статистическими методами из-за частых и существенных изменений в процессах и, следовательно, в статистике.

Наряду с перечисленными проблемами происходит быстрая смена технологий. Каждый год появляется новый технологический процесс производства, который в первую очередь требует разработки новой библиотеки элементов. Для каждого процесса создаются семейства библиотек: стандартного быстродействия, энергосберегающая, быстрая и другие. Как правило, разработка библиотеки производится в сжатые сроки и часто параллельно с доводкой процесса производства, т. е. приходится учитывать конкретные, не прогнозируемые особенности производства и т. д.

Если раньше вариация порогового напряжения позволяла манипулировать характеристиками ячеек, то в нанометровых нормах проектирования из-за особенностей технологии производства и сложности правил проектирования, для изменения характеристик библиотечных элементов необходимо изменение геометрической конфигурации базовых топологических примитивов.

Таким образом, ряд технологических ограничений и сжатые сроки проектирования обуславливают необходимость использования сложных систем автоматизированного проектирования и разработки (САПР) при создании топологии библиотечных элементов (стандартных ячеек). Параллельное формирование библиотеки и технологий требует коррекции уже разработанных ячеек после каждого изменения технологических норм. Разработка эффективных методов оптимизации ячеек в маршруте проектирования СБИС по критериям УВГ, энергопотреблению, площади и задержкам является актуальной задачей.

Цель диссертационной работы состоит в разработке эффективных методов и алгоритмов многокритериальной оптимизации стандартных ячеек с учётом требований современных нанометровых технолог! iii производства, и реализации их в составе программного комплекса посттопологической оптимизации.

Задачи, которые необходимо решить для достижения цели:

1. разработка методики многокритериальной оптимизации библиотек стандартных ячеек с учётом требований современных процессов производства СБИС по статическому энергопотреблению, уровню выхода годных и задержкам;

2. разработка эффективного алгоритма многокритериальной оптимизации библиотечного элемента для одновременного улучшения быстродействия, токов утечки, выхода годных при ограничениях на площадь для нанометровых процессов производства СБИС;

3. разработка маршрута проектирования нанометровых СБИС на основе методики многокритериальной оптимизации библиотечных элементов с учётом технологических требований современного производства;

4. разработка программного обеспечения оптимизации на основе предложенных алгоритмов, создание инструментальной среды, исследование эффективности предложенных алгоритмов, проведение сравнений результатов оптимизации с существующими методами.

Объектом исследования является топология библиотечных элементов.

Предметом исследования является оптимизация характеристик библиотечных элементов.

Методы исследования базируются на фундаментальных положениях теории оптимизации, эволюционных алгоритмах, принципах проектирования топологии интегральных схем и правилах построения программного обеспечения. Также при выполнении диссертационной работы использовался аппарат системного анализа, теории алгоритмов, исследования операций.

Научная новизна результатов, предложенных в диссертационной работе, заключается в следующем:

• предложена методика многокритериальной оптимизации библиотечных элементов с учётом требований современных требований процессов производства СБИС по статическому энергопотреблению, уровню выхода годных и задержкам;

• разработан алгоритм многокритериальной оптимизации библиотечного элемента обеспечивающий возможность выбора приоритетов между критериями статическое энергопотребление, выход годных и задержка, отличающийся от известных алгоритмов использованием ЛП, — - последовательностей в поиске Парето-оптимальных решений учитывающий технологические ограничения нанометрового производства;

• разработан гибридный эволюционный алгоритм многокритериальной оптимизации стандартной ячейки, отличающийся от известных алгорит7 мов применением локального поиска при отсутствии Парето-оптимальных решений, уменьшающий размерность пространства поиска, учитывающий современные технологические ограничения и обеспечивающий возможность выбора между приоритетами критерий статическое энергопотребление, выход годных и задержка;

• предложен маршрут проектирования нанометровых СБИС, отличающийся от известных использованием методики многокритериальной оптимизации в посттопологическом шаге обработки топологии с учётом требований нанометровых норм производства.

Обоснованность и достоверность научных положений, представленных в диссертационной работе, обеспечиваются анализом состояния исследований по теме работы, подтверждаются согласованностью теоретических результатов с результатами численных экспериментов, а также апробацией на конференциях и в реализованных проектах.

Практическая значимость. На основе разработанных в диссертационном исследовании методов и алгоритмов создана программная система, которая была использована в ряде научно-исследовательских и коммерческих проектах в Институте точной механики и вычислительной техники им. С. А. Лебедева РАН, а именно:

• в НИР «Ардон» — разработка системы генерации и оптимизации стандартных библиотек;

• в ОКР «Компилятор» — разработка системы компиляторов памяти;

• в проектах по оптимизации промышленных библиотек для «НИИМЭ и Микрон»;

• в проектах по оптимизации промышленных библиотек для Tower Semiconduc.

На защиту выносятся следующие основные результаты и положения:

• методика многокритериальной оптимизации библиотек стандартных ячеек с учётом требований современных процессов производства СБИС;

• алгоритм многокритериальной оптимизации стандартной ячейки, отличающийся от известных алгоритмов использованием ЛПГ — последовательно' в поиске Парето-оптимальиых решений и учитывающий технологические ограничения нанометрового производства;

• новый гибридный эволюционный алгоритм многокритериальной оптимизации для стандартной ячейки, отличающийся от известных алгоритмов применением взаимодействующих глобального эволюционного и локального поисков при отсутствии Парето-оптимальных решений и учитывающий технологические ограничения нанометрового производства;

• маршрут проектирования нанометровых СБИС, отличающийся от известных использованием методики многокритериальной оптимизации в предпроизводственном шаге обработки топологии с учётом требований нанометровых норм производства.

Апробация работы. Результаты неоднократно докладывались на научных конференциях и семинарах, в частности:

• на выставке «Салон инноваций и инвестиций — 2008» (отмечен почётным дипломом);

• на 51-й Научной конференции МФТИ, 2008;

• на форуме «Новая электроника России», 2008.

• на семинарах по автоматизации физического проектирования в компании Mentor Graphics, 2008;

• на семинарах факультета ВМиК МГУ, 2008;2009;

• на семинарах ИТМиВТ, 2006;2008;

• на семинарах в компании Celltroy Technologies, 2007;2008;

Публикации. Основные результаты диссертационной работы отражены в работах [3−8], из них в изданиях, рекомендованных в Перечне ВАК Министерства образования и науки Российской Федерации — две работы [3, 4].

Личный вклад автора заключается:

• в полной разработке практических и теоретических основ метода комбинирования многокритериальной оптимизации на основе эволюционного алгоритма с локальным поиском;

• в участии в разработке метода комбинированного поиска;

• в постановке обобщённой задачи посттопологической оптимизации;

• в руководстве и разработке программных модулей системы Cell Compiler для оптимизации и генерации стандартных ячеек;

• в программной реализации параллельной модификации предложенного алгоритма.

Структура и объем диссертации

Диссертация состоит из 176 страниц текста, содержит введение, четыре главы, заключение, список литературы из 95 наименований, приложение, 51 рисунок и 5 таблиц.

4.10. Выводы.

Таким образом, в данной главе разработанный и описанный в главе 2 алгоритм решения задачи многокритериальной оптимизации был апробпрован на реальных практических задачах, при решении которых он доказал свою эффективность.

Для многокритериальной оптимизации стандартных ячеек разработан алгоритм многокритериальной оптимизации на основе генетического алгоритма, который отличается от известных использованием ЛП, — - последовательностей Соболя для организации поиска. Такой подход позволяет уменьшать пространство поиска от 5 до 20 раз. Использование генетического алгоритма позволяет найти все Парсто-оптимальные решения при их наличии. В отличие от ранее предложенных подходов, генерация Парето-оптимально-го фронта позволяет выбрать лучшие, с инженерной точки зрения, решения для данной стандартной ячейки. Разработанный метод позволяет сократить временные и машинные ресурсы необходимые для оптимизации стандартной ячейки от 2 до 10 раз.

Предложено использовать локальный поиск в модифицированном алгоритме многокритериальной оптимизации, которая позволяет учитывать более широкий набор технологических правил.

Алгоритмы реализованы в виде интегрированной программной системы, позволяющей эффективно решать тестовые и реальные задачи условной и безусловной многокритериальной оптимизации стандартных ячеек и являющейся основой промышленного САПР.

Проведена успешная апробация предложенного алгоритмического и программного обеспечения при решении реальных практических задач.

Заключение

.

В ходе выполнения диссертационной работы получены следующие результаты:

1. разработана методика многокритериальной оптимизации библиотечных элементов с учётом требований современных требований процессов производства СБИС по статическому энергопотреблению, уровню выхода годных и задержкам;

2. для многокритериальной оптимизации стандартных ячеек разработан алгоритм многокритериальной оптимизации на основе генетического алгоритма, который отличается от известных использованием ЛПГ — последовательностей Соболя для организации поиска. Такой подход позволяет уменьшать пространство поиска от 5 до 20 раз. Использование генетического алгоритма позволяет найти все Парето-оптимальные решения при их наличии. В отличие от ранее предложенных подходов, генерация Парето-оптимального фронта позволяет выбрать лучшие, с инженерной точки зрения, решения для данной стандартной ячейки. Разработанный метод позволяет сократить временные и машинные ресурсы необходимые для оптимизации стандартной ячейки от 2 до 10 раз.

3. предложено использовать локальный поиск в модифицированном алгоритме многокритериальной оптимизации, которая позволяет учитывать более широкий набор технологических правил.

4. разработан маршрут проектирования нанометровых СБИС, отличающийся от известных использованием методики многокритериальной оптимизации в предпропзводственном шаге обработки топологии с учётом требований нанометровых норм производства.

5. предложен алгоритм параллельной оптимизации, который в отличии от известных, использует мелкозернистую вычислительную среду для эффективной работы генетического алгоритма и для учёта современных технологических ограничений. Данный метод позволяет параллельно исследовать непересекающиейся части пространства решений, что существенно ускоряет поиск — до 20 раз.

6. проведено исследование разработанных алгоритмов многокритериальной оптимизации, а именно:

• проанализирована зависимость времени работы программы оптимизации от размерности задачи и подтверждены теоретические оценки полученные в предыдущих главах;

• проведено сравнение предложенных алгоритмов оптимизации с известными методами по различным критериям, показано преимущество разработанного метода;

• выполнена оценка эффективности алгоритма многокритериальной оптимизации и оптимизированы параметры запуска данного алгоритма.

7. предложенные алгоритмы реализованы в виде программы многокритериальной оптимизации написанной на языке С++. Данная программа интегрирована в систему автоматического синтеза и оптимизации топологии стандартных ячеек СБИС Cell Compiler, и внедрена в Институте точной механики и вычислительной техники им. С. А. Лебедева РАН.

Таким образом, в диссертационной работе разработаны, реализованы и исследованы алгоритмы решения задач многокритериальной оптимизации стандартных ячеек библиотечных элементов, что имеет существенное значение для конструирования САПР в данной области.

Показать весь текст

Список литературы

  1. C.Piguet. Low-Power CMOS Circuits: Technology, Logic Design and CAD Tools. — Boca Raton: CRC Press, 2005.- P. 867.
  2. C.Chiang, J. Kawa. Design for Manufactiirability and Yield for Nano-Scale CMOS. IEEE: Springer, 2007, — P. 277.
  3. А.Ф. Мелик-Адамяи. Многокритериальная оптимизация КМОП-схем в субмикронпых технологиях // Известия ЮФУ.— 2009.— № 5.— С. 137−149.
  4. А.Ф. Мелик-Адамян. Задача многокритериальной оптимизации КМОП-ячеек субмикронных СБИС с учетом технологических особенностей производства. (в печати) // Естественные и технические науки. — 2009.— № 6, — С. 101−112.
  5. А.Ф. Мелик-Адамян, А. П. Рыжов. Применение генетических алгоритмов в некоторых задачах многокритериальной оптимизации проектирования СБИС // Нечёткие системы и мягкие вычисления — 2009. — № 6.— С. (в печати).
  6. А.В. Кондратева, А.Ф. Мелик-Адамян, А. К. Халимов. Оптимизация статического тока утечки для библиотечных КМОП-схем в субмикронных технологиях // Научные исследования. Труды российских ученых — 2008. — № 1.- С. 42−52.
  7. А.В. Кондратева, А.Ф. Мелик-Адамян, А. К. Халимое. Оптимизация стандартных ячеек ЛПг-последовательностями. //В трудах 51-й научной конференции МФТИ. — 2008. С. 85−89.
  8. J. Bird. Electrical Circuit Theory and Technology. — Oxford: Newnes, 2003. P. 997.
  9. S. Sapatnekar C. Alpert, D. Mehta. Handbook of Algorithms for Physical Design Automation. — NY: CRC Press, 2009. P. 1049.
  10. H. Kaeslin. Digital Integrated Circuit Design. — Cambridge: Cambridge University Press, 2008. — P. 879.
  11. A. Kahng B. Wong. Nano-CMOS Design for Manufacturability. — New York: John Wiley & Sons, 2009. P. 394.
  12. B. Wong. Nano-CMOS Circuit and Physical Design. — New York: John Wiley & Sons, 2005. P. 409.
  13. Dennis Sylvester, Himanshu Kaul. Future performance challenges in nanometer design // DAC '01: Proceedings of the 38th annual Design Automation Conference. New York, NY, USA: ACM, 2001.- Pp. 3−8.
  14. G. May, C. Spanos. Fundamentals of Semiconductor Manufacturing and Process Control. IEEE: John Wiley and Sones, 2008. — P. 480.
  15. R. Leventhal, L. Green. Modeling Semiconductors: For Simulating Signal, Power, and Electromagnetic Integrity. — New York: Springer, 2006. — P. 769.
  16. S. Narendra, V. De, S. Borkar et al. Full-Chip Subthreshold Leakage Power Prediction and Reduction Techniques for Sub-0.18-&mu-m CMOS // IEEE Journal of Solid-State Circuits. 2004. — Pp. 501−510.
  17. Saumil Shah, Puneet Gupta, Andrew Kahig. Standard cell library optimization for leakage reduction // DAC '06: Proceedings of the 43rd annual Design Automation Conference. New York, NY, USA: ACM, 2006. — Pp. 983−986.
  18. Donald G. Baltus, Thomas Varga, Robert C. Armstrong et al. Developing a concurrent methodology for standard-cell library generation // DAC '97: Proceedings of the 34t, li annual Design Automation Conference. — New York, NY, USA: ACM, 1997.- Pp. 333−336.
  19. V. Oklobdzija. Digital Design and Fabrication. — Boca Raton: CRC Press, 2008. P. 652.
  20. The International Technology Roadmap for Semiconductors — ITRS 2007 Edition: Tech. rep., Ed. by ITRS: International Technology Roadmap for Semiconductors, 2007. http://www.itrs.net.
  21. Yan Zhang, Dharmesh Parikh, Karthik Sankaranara/yanan et al. HotLeakage: A Temperature-Aware Model of Subthreshold and Gate Leakage for Architects. 2003.
  22. С. Ни, A. Niknejad, M. Dunga, W. Yang. BSIM 4.6.1 MOSFET Model: Tech. rep.: EECS Department, University of California, Berkeley, 2007. http: //www-device.eecs.berkeley.edu/bsim3/~bsim4.html
  23. I. Hajj, W. Chuang, S. Sapatnekar. Timing and Area Optimization for Standard-Cell VLSI Circuit Design. 1995.
  24. Dongwoo Lee, Wesley Kwong, David Blaauw, Dennis Sylvester. Simultaneous Subthreshold and Gate-Oxide Tunneling Leakage Current Analysis in Nanometer CMOS Design // Quality Electronic Design, International Symposium on. 2003. — Vol. 0. — P. 287.
  25. Hamilton Klimach, Carlos Galup-Montoro, M? rcio C. Schneider, Alfredo Arnaud. MOSFET Mismatch Modeling: A New Approach // IEEE Design and Test of Computers. — 2006. Vol. 23, no. 1. — Pp. 20−29.
  26. Evanthia Papadopoulou, D. T. Lee. Critical area computation—a new approach // ISPD '98: Proceedings of the 1998 international symposium on Physical design. New York, NY, USA: ACM, 1998, — Pp. 89−94.
  27. J. Pineda de Gyvez. Yield modeling and BEOL fundamentals // SLIP '01: Proceedings of the 2001 international workshop on System-level interconnect prediction. New York, NY, USA: ACM, 2001. — Pp. 135−163.
  28. Cyrus Bamji, Enrico Malavasi Enhanced network flow algorithm for yield optimization // DAC '96: Proceedings of the 33rd annual Design Automation Conference. New York, NY, USA: ACM, 1996, — Pp. 746−751.
  29. Blaze DFM. — http: //www. blazedfm. com/.
  30. Nangate. — http: //www .nangate. com/.
  31. A. Diebold. Handbook of Silicon Semiconductor Metrology.— New York: Marcel Dekker, 2001.- P. 866.
  32. D. Drabold. Theory of Defects in Semiconductors. — London: Springer, 2006.- P. 306.
  33. Xiao dong Wang, Tom Chen. On Performance and Area Optimization of VLSI Systems Using Genetic Algorithms // VLSI Design. — 1995. — Vol. 3. —1. Pp. 215−222.
  34. Rajeev R. Rao, Anirudh Devgan, David Blaauw, Dennis Sylvester. Parametric yield estimation considering leakage variability // DAC '04: Proceedingsof the 41st annual Design Automation Conference. — New York, NY, USA: ACM, 2004. — Pp. 442−447.
  35. Puneet Gupta, Andrew B. Kahng, Puneet Sharma, Dennis Sylvester. Selective gate-length biasing for cost-effective runtime leakage control //In DAC. 2004. — Pp. 327−330.
  36. Youcef Вourai, C.-J. Richard Shi Layout compaction for yield optimization via critical area minimization // DATE '00: Proceedings of the conference on Design, automation and test in Europe. — New York, NY, USA: ACM, 2000.- Pp. 122−127.
  37. Lin Yuan, Gang Qu. Enhanced leakage reduction Technique by gate replacement // DAC '05: Proceedings of the 42nd annual Design Automation Conference. New York, NY, USA: ACM, 2005.- Pp. 47−50.
  38. O. Coudert, R. Haddad, S. Manne, S. Manne. New Algorithms for Gate Sizing: A Comparative Study // in DAC. 1996.- Pp. 734−739.
  39. G. Feng, J. Hayes. Total power reduction in CMOS circuits via gate sizing and multiple threshold voltages // DAC '05: Proceedings of the 42nd annual Design Automation Conference. — New York, NY, USA: ACM, 2005.— Pp. 31−36.
  40. Puneet Gupta, Andrew B. Kahng, Puneet Sharma, Dennis Sylvester. Selective gate-length biasing for cost-effective runtime leakage control // DAC '04:
  41. Proceedings of the 41st annual Design Automation Conference. — New York, NY, USA: ACM, 2004.- Pp. 327−330.
  42. Shekhar Borka/r, Tanay Karnik, Siva Narendra. Parameter variations and impact on circuits and microarchitecture // DAC '03: Proceedings of the 40th annual Design Automation Conference. — New York, NY, USA: ACM, 2003. Pp. 338−342.
  43. M. Celik, L. Pileggi, A. Odabasioglu. 1С Interconnect Analysis. — New York: Kluwer Academic Publisher, 2002. — P. 316.
  44. Enrico Malavasi, Edoardo Charbon. Constraint Transformation for 1С Physical Design // IEEE Transactions on Semiconductor Manufacturing. — 1999. Vol. 12. — Pp. 386−395.
  45. C. Enz, E. Vittoz. Charge-based MOS Transistor Modeling. — London: John Wiley & Sons, 2006.- P. 340.
  46. David S. Gibson, Ravi Poddar, Gary S. May et al. Statistically based parametric yield prediction for integrated circuits // IEEE Transactions On Semiconductor Manufacturing. — 1997. — Vol. 10. — Pp. 445−458.
  47. W. Lu A. Antoniou. Practical Optimization. — New York: Springer, 2007. — P. 675.
  48. D. van Veldhuizen C. Coello, G. Lamont Evolutionary Algorithms for Solving Multi-Objectivc Problems. — New York: Springer, 2007. — P. 810.
  49. Multiple Criteria Optimization: State of the Art, Ed. by M. Ehrgott.— New York: Springer, 2003.- P. 519.
  50. X Пападимитриу, К Стайглиц. Комбинаторная оптимизация. Алгоритмы и сложность. — Москва: Наука, 1984.— С. 512.
  51. К. Deb, J. Branke, К. Miettinen, R. Slowinski Multiobjective Programming.- New York: Springer, 2008, — P. 480.
  52. M. Sh. Levin. Combinatorial optimization in system configuration design // Automation and Remote Control.-— 2009.— Vol. 70, no. 3.— Pp. 519−561.
  53. И. Соболь, P. Статников. Выбор оптимальных параметров в задачах со многими критериями, — Москва: Дрофа, 2006.— С. 215.
  54. В. Dorronsoro Е. Alba. Cellular Genetic Algorithms. — New-York: Springer, 2008. P. 247.
  55. L. Lin M. Gen, R. Cheng. Network Models and Optimization: Multiobjective Genetic Algorithm Approach. — New York: Springer, 2008. — P. 701.
  56. M. Vellasco R. Zebulum, M. Pacheco. Evolutionary Electronics: Automatic Design of Electronic Circuits and Systems by Genetic Algorithms. — Boca Raton: CRC Press, 2002. P. 306.
  57. H. T. Heineken, W. Maly. Performance manufacturability tradeoffs in 1С design // DATE '98: Proceedings of the conference on Design, automation and test in Europe. — Washington, DC, USA: IEEE Computer Society, 1998, — Pp. 563−569.
  58. K. Deb, N. Srinivas. Multiobjective Optimization Using Nondominated Sorting in Genetic Algorithms // Evolutionary Computation. — 1994. — Vol. 2. — Pp. 221−248.
  59. William J. Morokoff, Russel E. Caflisch. Quasi-Random Sequences and Their Discrepancies // SIAM J. Sci. Comput. 1994. — Vol. 15. — Pp. 1251−1279.
  60. Paul Bratley, Bennett L. Fox. Algorithm 659: Implementing Sobol’s quasiran-dom sequence generator // ACM Transactions on Mathemtacial Software. — 1988. Vol. 14, no. 1. — Pp. 88−100.
  61. Кирилл Дмитриев. Разработка и модернизация методов генерации физически аккуратных изображений на ЭВМ. Диссертация: Тех. доклад.— Москва: Институт прикладной математики им. М. В. Келдыша РАН., 2002.
  62. Paul Bratley, Bennett L. Fox, Harald Niederreiter. Implementation and testsof low-discrepancy sequences // ACM Transactions on Modeling and Computer Simulation.- 1992,-Vol. 2, 110. 3, — Pp. 195−213.
  63. P.J.- Fonseca, C.M.- Fleming. Multiobjective optimization and multiple constraint handling with evolutionary algorithms. I. A unified formulation // IEEE Transactions on Systems, Man and Cybernetics, Part A,. — 1998.— Vol. 28, 110. 1.- Pp. 26 37.
  64. Ashish Srivastava, Denis Sylvester, David Blauuw. Statistical Analysis and Optimization for VLSI: Timing and Power. — New-York: Springer, 2005. — P. 279.
  65. J. David Schaffer. Multiple Objective Optimization with Vector Evaluated Genetic Algorithms // Proceedings of the 1st International Conference on Genetic Algorithms. — Hillsdale, NJ, USA: L. Erlbaum Associates Inc., 1985. — Pp. 93−100.
  66. R Schaefer. Foundations of Global Genetic Optimization. — Berlin: Springer, 2007, — P. 226.
  67. Lixin Ding, Jinghu Yu. Some theoretical results about the computation time of evolutionary algorithms // GECCO '05: Proceedings of the 2005 conference on Genetic and evolutionary computation. — New York, NY, USA: ACM, 2005, — Pp. 1409−1415.
  68. Gunter Rudolph, Alexandru Agapie. Convergence Properties of Some Multi-Objective Evolutionary Algorithms //IN CONGRESS ON EVOLUTIONARY COMPUTATION (CEC 2000).- IEEE Press, 2000, — Pp. 1010−1016.
  69. L. Jeff Hong, Barry L. Nelson. A framework for locally convergent random-search algorithms for discrete optimization via simulation j j A CM
  70. Transactions on Modeling and Computer Simulation— 2007.— Vol. 17, no. 4. P. 19.
  71. Dipankar Dasgupta. Douglas R. Mcgregor. sGA: A Structured Genetic Algorithm.: Tech. rep.: University of Strathclyde, 1992.
  72. L. Scheffer, L. Lavango, G. Martin. EDA for 1С Implementation, Circuit Design, and Process Technology. — Boca Raton: CRC Press, 2006. — P. 528.
  73. Open Access Database. — http: //www. si2. org/?page=69.
  74. Philippe Kmchten. The 4+1 View Model of Architecture // IEEE Software. 1995. — Vol. 12, no. 6. — Pp. 42−50.
  75. T. Schaefer. GDS-II: An Efficient and Extensible VLSI Design System // Proceedings of the IEEE Compcon.- New York, NY, USA: IEEE Press, 1981.- Pp. 333−336.
  76. Calibre Standard Verification Rule Format (SVRF).— http://www. mentor.com/products/icnanometerdesign/verification-signoff/ circuit-verification/.
  77. Synopsys Liberty Format.— http://www.synopsys.com.cn/ products-and-solutions/libertyccs/.
  78. Ape? Мелик-Адамян. Отчет по НИР «Ардон»: Тех. доклад.: Институт точной механики и вычислительной техники им С. А. Лебедева РАН, 2008.
  79. Stephen Joe, Frances Y. Kuo. Remark on algorithm 659: Implementing Sobol’s quasirandom sequence generator // ACM Trans. Math. Softw.— 2003. Vol. 29, no. 1. — Pp. 49−57.
  80. Stephen Joe, Frances Y. Kuo. Constructing Sobol Sequences with Better Two-Dimensional Projections // SIAM Journal of Scientific Computing. — 2008. Vol. 30, no. 5. — Pp. 2635−2654.
  81. Mark C. Hansen, Hakan Yalcin, John P. Hayes. Unveiling the ISCAS-85 Benchmarks: A Case Study in Reverse Engineering // IEEE Des. Test. — 1999. Vol. 16, no. 3. — Pp. 72−80.
  82. Berkeley PTM. —http://www-device.eecs.berkeley.edu/~ptm/.
  83. M. Reinhardt. Automatic Layout Modification. — New York: Kluwer Academic Publisher, 2002. P. 246.
  84. Mohan Guruswamy, Robert L. Maziasz, Darnel Dulitz et al. CELLERITY: A Fully Automatic Layout Synthesis System for Standard Cell Libraries //In Proceedings of 34th Design Automation Conference. — 1997. — Pp. 327−332.
  85. Александр Марченко, M Сотников. Критерии остановки в итеративных алгоритмах сжатия топологии стандартных ячеек СБИС // IEEE A IS '03/СA D-2003. 2003. — Т. 2. — С. 96−99.
  86. V Chiluvuri, A Marchenko, М Sotnikov. Method and Apparatus for Constraint Graph Based Layout Compaction for Integrated Circuits // United States Patent.- 2002. Vol. № 6,434,721 Bl.
Заполнить форму текущей работой

Сессия? Спокойно!