Помощь в написании студенческих работ
Антистрессовый сервис

Исследование и разработка прямых и обратных преобразователей кода модулярных вычислительных структур для устройств цифровой обработки сигналов

Диссертация: Исследование и разработка прямых и обратных преобразователей кода модулярных вычислительных структур для устройств цифровой обработки сигналов
ДиссертацияПомощь в написанииУзнать стоимостьмоей работы

Разработан алгоритм дискретного алгебраического преобразования Фурье над конечным полем Галуа по модулю простого числа Прота и его обобщением. Разработано и спроектировано устройство, реализующее циклическую свертку на базе модулярного дискретно алгебраического преобразования Фурье по однотипным числам Прота. Показано, что использование предлагаемого метода теоретико-числового быстрого… Читать ещё >

Исследование и разработка прямых и обратных преобразователей кода модулярных вычислительных структур для устройств цифровой обработки сигналов (реферат, курсовая, диплом, контрольная)

Содержание

  • Глава 1. Перспективы использования нетрадиционных непозиционных арифметик для построения устройств ЦОС
    • 1. 1. Модулярная арифметика
    • 1. 2. Модулярная логарифметика
    • 1. 3. Особенности скрытой реализации операций логарифметики конечного поля Галуа вР (р)
    • 1. 4. Интрамодулярные вычислительные структуры
    • 1. 5. Возможные области практического применения модулярной арифметики
  • Глава 2. Основные принципы и алгоритмы реализации немодульных операций модулярной логарифметики
    • 2. 1. Выбор модулей для устройств модулярной логарифметики. Технологичные модули. Бивалентный дефект
    • 2. 2. Особенности построения прямых преобразователей модулярной логарифметики
    • 2. 3. Особенности построения обратных преобразователей модулярной логарифметики на базе полиадической системы счисления
    • 2. 4. Обратные преобразователи МЛА на базе китайской теоремы об остатках
  • Глава 3. Принципы построения немодульных узлов для устройств рекурсивной модулярной арифметики
    • 3. 1. Выбор оснований для устройств рекурсивной модулярной арифметики
    • 3. 2. Построение прямых и обратных преобразователей рекурсивной модулярной арифметики
    • 3. 3. Совмещение операции обратного перевода числа в позиционную систему счисления с операцией округления
    • 3. 4. Построение модулярного сумматора большого числа слагаемых
  • Глава 4. Применение разработанных методов реализации немодульных операций при проектировании БПФ преобразователя, работающего на базе нетрадиционных непозиционных арифметик
    • 4. 1. Построение модулярных устройств ЦОС в режиме накопления разрядности
      • 4. 1. 1. Оценки точности
      • 4. 1. 2. Оценки быстродействия
    • 4. 2. Теоретико-числовое дискретное преобразование Фурье в конечном поле. Построение быстрых свёрток

Актуальность исследования.

Диссертационная работа посвящена исследованию и разработке основных вычислительных узлов немодульных операций модулярных вычислительных систем для устройств цифровой обработки сигналов.

За последние годы исследователями значительные усилия были приложены для исследования возможности применения модулярных вычислительных систем в высокопроизводительных сигнальных процессорах. Высокий интерес исследователей подпитывается тем, что модулярные системы обеспечивают параллелизм на уровне арифметических операций, а также предоставляют возможность проводить контроль и коррекцию ошибок в процессе вычислений. Особенно эффективным является использование модулярной арифметики в таких приложениях, как цифровая фильтрация, ДПФ, спектральный анализ, корреляция и обработка сигналов. Это связано с тем, что перечисленные задачи в модулярной системе счисления включают в себя большое количество модульных (параллельных) операций, и сравнительно небольшое количество немодульных (последовательных) операций, более сложных с точки зрения модулярной арифметики, таких как деление, сравнение по величине, определение знака величины в режиме реального времени. Модулярная арифметика не демонстрирует преимуществ в компьютерах общего назначения, однако, в специализированных приложениях обработки сигналов концепция модулярных вычислений, подкрепленная новым уровнем устройств на основе интегральных схем, может помочь увеличить скорость, снизить стоимость и гарантировать надежность в пределах вычислительных проблем цифровой обработки сигналов.

Кроме того, первичные преобразователи модулярной арифметики мало изучены с позиций потоковых вычислений. Иными словами, выбирая приложения с наименьшим, в процентном отношении, количеством нсмодулышх операций, тем не менее, нельзя обойтись без операций перевода из двоичной системы счисления в модулярный код и из модулярного кода в двоичный. Без должного внимания, эти операции становятся серьезным препятствием на пути создания высокоэффективных быстродействующих устройств на базе модулярных вычислительных систем.

Таким образом, вопросы эффективной реализации первичных преобразователей, и в особенности прямых и обратных преобразователей модулярных вычислительных систем являются актуальной научно-технической задачей.

Следует также отметить, что в области модулярных вычислений помимо традиционного направления возникли новые: модулярная логарифметика (основу которой заложили Карл Фридрих Гаусс и Карл Густав Якобилогарифметика конечного поля), рекурсивная модулярная арифметика (предложенная академиком А. Л. Стемпковским), где открываются новые возможности реализации первичных преобразователей.

Цель диссертационной работы состоит в разработке методов эффективной реализации первичных преобразователей модулярной арифметики, с позиции повышения быстродействия устройств цифровой обработки информации. Достижение поставленной цели предусматривает решение следующих основных задач:

1. Анализ и разработка методов аппаратной реализации конвейерных прямых и обратных преобразователей модулярной логарифметики, адаптированных к решению задач ЦОС.

2. Разработка обратных преобразователей модулярной арифметики, позволяющих устранить сложность, связанную с необходимостью суммирования чисел по составному модулю большой разрядности.

3. Разработка методик выбора оснований для модулярных вычислительных структур, ориентированных на сокращение временных затрат на реализацию как устройства в целом, так и на реализацию немодульных блоков, в частности.

4. Разработка эффективных архитектур обратных преобразователей рекурсивной модулярной арифметики.

5. Разработка эффективных принципов реализации немодульных операций при построении модулярных вычислительных структур в режиме накопления разрядности. '.

6. Проверка разработанных методик и архитектур на базе устройства модулярного быстрого преобразования Фурье, работающего на предложенных принципах.

Методика проведения исследования разработанных моделей, методов и предлагаемых алгоритмов включает использование теории чисел, аппарата дискретной математики, теории проектирования вычислительных средств, средств логического синтеза и компьютерного моделирования.

Научная новизна результатов, представленных в данной диссертационной работе, заключается в следующем.

1. Предложена — методика 'выбора оснований для рекурсивной модулярной арифметики, призванная сократить' накладные расходы па реализацию операции восстановления числа.

2. Разработана архитектура обратного преобразователя модулярной арифметики на основе китайской теоремы об остатках с использованием неточного ранга.

3. Разработана архитектура ускоренного обратного преобразователя рекурсивной модулярной арифметики па базе перевода в полиадический код.

4. Предложен подход в организации процесса' восстановления числа после проведения вычислений’в модулярных-системах, связанный с совмещением обратного преобразователя с блоком финального округления.

5. Разработай принцип построения модулярных мультиоперандных сумматоров, основанный на идее подсчета однотипных слагаемых.

6. Разработан алгоритм БПФ дискретного алгебраического преобразования Фурье над конечным полем Галуа по модулю простого числа Прота и его обобщением.

7. Результат п. 6 распространён на модулярную арифметику по однотипным числам Прота в роли базисных оснований. Этот факт позволяет впервые разработать алгоритм БПФ над кольцом вычетов по составному модулю. В литературе отсутствуют какие-либо прикладные применения чисел Прота.

Положения, выносимые на защиту.

1. Разработан комплекс методов и технических решений, направленных на повышение быстродействия прямых и обратных преобразователей модулярных вычислительных структур:

— Метод совмещения операции обратного преобразования и операции финального округления приводит к увеличению быстродействия обратных преобразователей на 10%.

— Новый подход в реализации модулярного сумматора большого числа слагаемых позволяет увеличить быстродействие сумматоров на 15% в сравнении с традиционной реализацией.

— Новый метод построения обратных преобразователей модулярной арифметики на базе структурной декомпозиции, эффективно решает проблему финального суммирования по составному модулю большой разрядности.

— Альтернативные методы выбора оснований для рекурсивной модулярной вычислительной системы позволяют получить увеличение быстродействия на 40%, либо двукратное сокращение аппаратных затрат.

— Метод построения ускоренного обратного преобразователя рекурсивной модулярной арифметики, реализованный на базе операции перевода в полиадический код, демонстрирует, в сравнении с традиционным, двукратное сокращение необходимого числа тактов преобразования, увеличение тактовой частоты на 5 — 6% при увеличении аппаратных затрат на 5 — 8%.

2. Установлено, что использование предлагаемых методов и технических решений позволяет строить устройства быстрого преобразования Фурье тригонометрического базиса в режиме накопления разрядности с улучшенными характеристиками точности, при сохранении быстродействия, а также устройства вычисления циклических сверток, демонстрирующие 10−50% увеличение производительности по сравнению с двоичными аналогами.

Практическая значимость результатов работы.

Разработанные методы реализации прямых и обратных преобразователей кода, а также принципы построения устройств ЦОС па базе различных модулярных вычислительных систем, ориентированы на прикладные вопросы применения в задачах проектирования специализированных устройств в таких приложениях как:

— системы видеонаблюдения;

— навигационное оборудование;

— военная и мед техника;

— фото и видео техника;

— коммуникационные системы;

Разработанная методика выбора оснований, модифицированные способы построения немодульных операций, а также предложенные принципы построения модулярных вычислительных устройств позволят улучшить качественные характеристики указанных устройств, и могут быть использованы в комбинации с методами, используемыми другими средствами САПР.

Работа является составной частью исследований, проводимых в ИППМ РАН по теме «Математическое обеспечение специализированной системы обработки сигналов в нетрадиционных многоярусных параллельных машинных кодах» (шифр 09−07−157-а).

Реализация и внедрение результатов работы.

По результатам работы были разработаны программы алгоритмов подбора оснований модулярных вычислительных систем, а также спроектированы генераторы функциональных представлений для реализации:

— Параллельных прямых преобразователей модулярной логарифметики;

— Конвейерных прямых преобразователей модулярной логарифметики;

— Обратных преобразователей на базе перевода в полиадический код;

— Операции циклической свертки на базе теоретико-числового модулярного БПФ;

Спроектированная библиотека генераторов функциональных представлений позволяет в совокупности со стандартными средствами синтеза автоматизировать проектирование модулярных вычислительных систем. Разработанные методы и алгоритмы внедрены на предприятиях ООО «АНКАД» и ИППМ РАН.

Апробация работы.

Основные положения и результаты диссертационной работы были представлены на восьми выставках и конференциях:

— III Всероссийская научно-техническая конференция «Проблемы разработки перспективных микрои наноэлектронных систем — 2008» (МЭС-2008).

— 16-я Всероссийская межвузовская научно-техническая конференция студентов и аспирантов «Микроэлектроника и информатика-2009.

— Всероссийская конференция «Проведение научных исследований в области обработки, хранения, передачи и защиты информации», Ульяновск, Ульяновский государственный технический университет, 2009:

— IV Всероссийская научно-техническая конференция «Проблемы разработки перспективных микрои наноэлектронных систем — 2010» (МЭС-2010).

— Всероссийская научная конференция с элементами научной школы для молодежи «Параллельная компьютерная алгебра» — 2010. 9.

— Ярмарка научно-технических и инновационных идей и проектов молодежи «РИТМ Зеленограда» — 2011.

— V Всероссийская научно-техническая конференция «Проблемы разработки перспективных микрои наноэлектронных систем — 2012» (МЭС-2012).

— 1-я Всероссийская конференция «Проблемы математики и радиофизики в области информационной безопасности», Ставрополь, 2012.

Публикации.

По теме диссертации автором опубликовано 12 печатных работ, 8 из которых опубликованы в журналах, рекомендованных ВАК. Подготовлен один отчет по ПИР. Новое техническое решение защищено патентом на изобретение.

Структура и объем работы.

Диссертация состоит из введения, четырех глав, заключения, списка литературы и приложений.

Выводы по Главе 4.

В данной главе:

— Предложен подход в построении устройств ЦОС, связанный с модулярной реализацией в режиме целочисленных вычислений. Выведены зависимости для верхних границ динамического диапазона базовых функций ЦОС от длин преобразований и разрядностей входных данных.

— Спроектирован генератор функциональных представлений для реализации RTL описания модулярного БПФ Radix-2 SPDF для различных длин и разрядностей входных данных и поворачивающих множителей. Представлен маршрут создания и оценок точности и производительности схем.

— Проведены эксперименты по оценке точности схем БПФ с округлением после каждой стадии алгоритма, и предлагаемой схемы в режиме точных вычислений. Предложенный подход вычислений в целых числах на базе модулярной системы вычетов, позволяет строить устройства ЦОС с улучшенными характеристиками точности. Выигрыш в точности вычислений при использовании режима вычислений в целых числах достигает 4−5 раз.

— Проведен синтез и сравнительный анализ быстродействия двоичных и модулярных схем БПФ. Показано, что модулярные БПФ, в отличие от двоичных, имеют меньшую скорость роста задержки от размера схемы.

— Разработан алгоритм БПФ дискретного алгебраического преобразования Фурье над конечным полем Галуа по модулю простого числа Прота и его обобщением.

— Реализовано устройство вычисления циклической свертки на базе метода метода теоретико-числового быстрого преобразования Фурье по однотипным числам Прота. Продемонстрировано 10−50% увеличение производительности по сравнению с двоичными аналогами.

Заключение

.

В ходе выполнения диссертационной работы были получены следующие основные результаты:

1. Проведён анализ и разработаны конвейерные схемы прямых и обратных преобразователей модулярной логарифметики, с точки зрения адаптации к структуре информационного потока, характерного для задач ЦОС.

2. Предложен новый метод построения обратных преобразователей модулярной арифметики на базе структурной декомпозиции, эффективно решающий проблему финального суммирования по составному модулю большой разрядности.

3. Предложены альтернативные методы выбора оснований для рекурсивной модулярной вычислительной системы, которые позволяют получить увеличение быстродействия на 40%, либо двукратное сокращение аппаратных затрат.

4. Разработан ускоренный обратный преобразователь рекурсивной модулярной арифметики, реализованный па базе операции перевода в полиадический код, демонстрирующий, в сравнении с традиционным, двукратное сокращение необходимого числа тактов преобразования, увеличение тактовой частоты на 5 — 6% при увеличении аппаратных затрат на 5 — 8%.

5. Достигнуто увеличение быстродействия на 10% для преобразователей из модулярного кода в позиционный за счет совмещения операции восстановления числа с операцией округления результата.

6. Увеличение быстродействия мультиоперандных модулярных сумматоров с большим числом входов на 15% было достигнуто благодаря методу подсчета однотипных слагаемых.

7. Разработан алгоритм дискретного алгебраического преобразования Фурье над конечным полем Галуа по модулю простого числа Прота и его обобщением. Разработано и спроектировано устройство, реализующее циклическую свертку на базе модулярного дискретно алгебраического преобразования Фурье по однотипным числам Прота. Показано, что использование предлагаемого метода теоретико-числового быстрого преобразования Фурье по однотипным числам Прота, вкупе с разработанными схемами прямых и обратных преобразователей, позволяет строить устройства вычисления циклической свертки демонстрирующие 10−50% увеличение производительности по сравнению с двоичными аналогами.

8. На основе разработанных методов, был построен генератор функциональных представлений для реализации RTL описаний быстрого преобразователя Фурье в режиме накопления разрядности. Анализ данных показал, что использованные технические решения позволяют до 5 раз понизить абсолютную погрешность вычислений модулярных устройств ЦОС при сохранении быстродействия, за счет исключения затратных операций округления.

9. Комплекс технических решений, полученных в диссертации демонстрирует эффективность совместного использования позиционных и непозиционных вычислительных структур для устройств цифровой обработки сигналов, что подтверждается их реализацией на основе ПЛИС.

Показать весь текст

Список литературы

  1. Акушский Р1.Я., Юдицкий Д. И. Машинная арифметика в остаточных классах. М.: Советское радио, 1968. 440с.
  2. Soderstrand М.А., Jenkins W.IC., Jullien G. A, and Taylor F.J. Residue Number System Arithmetic: Modern Applications in Digital Signal Processing // IEEE Press, 1986.
  3. G. L. Bernocchi, G.C. Cardarilli, A. D. Re, A. Nannarelli and М. Re/ Low-power adaptive Filter based on RNS components/ IEEE Int. Symp. on Circuits and Systems, pp. 3211−3214, May 2007.
  4. Юбилейная Международная научно-техническая кон-ференция «50 лет модулярной арифметике»: Сб. науч-ных трудов. М.: ОАО «Ангстрем», МИЭТ, 2006. 775 с.
  5. Современные проблемы вычислительной математики и математического моделирования- т. 1 Вычислительная математика, т. 2 Математическое моделирование, М.: Наука 2005.
  6. А. А. Теория чисел. М.: «Просвещение», 1966. 385 с.
  7. А.И., Семенов М. Ю., Ласточкин О. В. // Принципы построения модулярных индексных умно-жителей. Известия ВУЗов. Электроника. 2004. № 2.
  8. В.М., Стемпковский А. Л., Широ Г. Э. Моду-лярный быстродействующий согласованный фильтр // «50 лет модулярной арифметике»: Сб. научных трудов. М.: ОАО «Ангстрем», МИЭТ, 2006. С. 250 -267.
  9. Parhomi В., Computer arithmetic: algorithm and Hardware designs // Oxford University Press, 2000. № 4.
  10. Koren J., Computer Arithmetic Algorithms Massachusetts, 2002.
  11. Mehdi Hosseinzadeh, Amir Sabbagh Molahosseini, Keivan Navi, «A Fully Parallel Reverse Converter», International Journal of Electrical, Computer, and Systems Engineering, vol. 1 no. 3 2007 ISSN 1307−5179
  12. , G.C. «RNS-to-binary conversion for efficient VLSI implementation», Circuits and Systems I: Fundamental Theory and Applications, IEEE Transactions, Vol. 45 no. 6, pp. 667 669, 1998.
  13. Бивалентный дефект модулярных кодов и выбор технологичных модулей понижающий бивалентный дефект. В. М. Амербаев, Д. В. Тельпухов, А.В. Константинов-М:ИППМ РАН, МЕС-2008, Сб. Трудов.
  14. A.M., Основы машинной арифметики. JIe-нинград: изд. ЛГУ, 1979.
  15. Arnold M.G., Residue Logarithmic number System, Theory and Implementation // Computer Arithmetic, 27−29 June 2005. P. 196−205.
  16. Preethy A.P. and Radhakrishnan D. «An RNS Based Logarithmic Adder». IEE Proceedings Computers and Digital Techniques, vol. 147, issue 4, pp. 283−296, July 2000.
  17. P., Нидеррайтер Г. Конечные поля: в 2 т. / под общ. ред. В. И. Нечаева. М.: Мир, 1988.
  18. И.М. Основы теории чисел. М.: Наука, 1972.
  19. Д.А. Арифметические основы вычислитель-ных машин дискретного действия. М.: Высш. шк., 1970.
  20. D., Preethy А. А 32 bit multiplier architecture using Galois fields// The 2nd European Parallel and Distributed Syst. Conf., Vienna, Austria, Jul. 1998. Pages: 94−99.
  21. D., Yuan Y. «Fast and highly compact RNS multipliers». INTERNATIONAL JOURNAL OF ELECTRONICS 1991, vol. 70, no. 2, pp. 281 293.
  22. Radhakrishnan D., Yuan Y. A fast RNS Galois field multiplier// Circuits and Systems, 1990. IEEE International Symposium on, 1−3 May 1990. Vol.4. Pages: 2909−2912.
  23. B.M., Константинов А. В., Тельпухов Д. В. Бивалентный дефект модулярных кодов // Проблемы разработки перспективных микро- и146наноэлектронных систем 2008. Сб. научных трудов / под общ. ред. A.JI. Стемпковского. М.: ИППМ РАН, 2008. С. 462- 466.
  24. Е. С., Константинов А. В., Тельпухов Д. В. Применение аппарата модулярной логарифметики для решения специальных задач матричной алгебры, МЭС 2012, на рецензии.
  25. Математический Энциклопедический словарь. М.: Сов. энциклопедия, 1988. С. 141, 330.
  26. Zelniker G., Taylor F.J., A Reduced Complexity Finite Field ALU // JEEE Truns. Sire. Syst. Dec. 1991. V. 38.
  27. Williams T.A. Circuit for Adding and/or Substracting Re-presentation -U.S. Patent, № 4, 727, 508. Feb.23 1988.
  28. Preethy A.P., Padhakrishnan D. An RNS based logarithmic adder // JEEE Proceeding, Computer and Digital Tech-niques. July, 2000. V. 147, Issue 4. P. 283 296.
  29. A.P. Preethy and D. Radhakrishnan, «A 36-bit Balanced Moduli MAC Architecture», 42nd Midwest Symp. on Circuits and Systems (MWSCAS99), Las Cruces, NM, vol. 1, pp. 380−383, Aug. 1999.
  30. D. Radhakrishnan and A.P. Preethy, «A Novel 36-bit Single Fault Tolerant Multiplier using 5-bit Moduli», IEEE Intl. Conf. Global Connectivity in Energy, Computer, Communication and Control (TENCON 98), pp. 128−130, vol. I, New Delhi, India, Dec. 1998.
  31. С., Коуэн Дж. Д. Надежные вычисления при наличии шумов. М.: Наука, 1968. 112 с.
  32. В.В. Вычислительная математика и структура алгоритмов. М.: Изд. МГУ, 2006.
  33. Современные проблемы вычислительной математики и математического моделирования: в 2 т. / Т. 1: Вычис-лительная математика, Т. 2: Математическое модели-рование. М.: Наука, 2005.
  34. B.C. Параллелизм вычислительных процессов и развитие архитектуры Супер ЭВМ. М.: Торус Пресс, 2006. 416 с.
  35. А.Л.Глебов, Гурарий М. М., Егоров Ю. Б., Жаров М. М., Русаков С. Г., Ульянов СЛ., Стемпковский A.JI. Акту-альные проблемы моделирования в системах автоматизации схемотехнического проектирования // под. общ. ред. Стемпковского, А Л. М.: Наука, 2003. 430 с.
  36. А.Н., Кириллов В. М. Физические основы технических средств обеспечения информационной безопасности: Учеб. пособие. — М.: Гелиос АРВ, 2004. 224 с.
  37. В.М., Тельпухов Д. В., Шарамок А. В., «Способ скрытого сложения и особенности его реализации», Известия ВУЗов. Электроника. 2009. № 3(77). Стр. 26 32.
  38. R. Conway and J. Nelson, «Improved RNS FIR Filter Architectures,» IEEE Transactions On Circuits and Systems II, Vol. 51, No. 1, pp. 26−28, 2004. 107
  39. R. N. Bracewell, Discrete Hartley transform, J. Opt. Soc. Am. 73(12), 1832−1835 (1983).
  40. W. Wei et al., «RNS application for digital image processing,» Proceedings of the 4th IEEE international workshop on system-on-chip for real time applications, Canada, pp. 77−80, 2004.
  41. S. Yen, S. Kim, S. Lim and S. Moon, «RSA Speedup with Chinese Remainder Theorem Immune against Hardware Fault Cryptanalysis,» IEEE Transactions on Computers, vol. 52, no. 4, pp. 461−472, 2003.
  42. J. Ramirez, et al., «Fast RNS FPL-Based Communications Receiver Design and Implementation,» Proceedings of the 12th Int’l Conf. Field Programmable Logic, pp. 472−481, 2002.
  43. F. Barsi and P. Maestrini, «Error correcting properties of redundant residue number systems,» IEEE Transactions on Computers, vol. 23, no.9, pp. 915 923.
  44. R. W. Watson and C. W. Hastings, «Self-checked computation using residue arithmetic,» Proceedings of the IEEE, 1966, vol. 54, pp. 1920−1931.
  45. A. Omondi and B. Premkumar, «Residue Number System: Theory and Implementation,» Imperial College Press 2007, ISBN 978−1-86 094−866−4.
  46. G. C. Cardarilli, A. Nanareelli, and M. Re, «Reducing power dissipation in FIR filters using the residue number system,» Proceedings of the 43rd IEEE Midwest Symposium on Circuits and Systems, Vol. 2, pp. 320−323, 2000.
  47. A. Nanareelli, M. Re, and G. C. Cardarilli, «Tradeoffs between residue number system and traditional FIR filters,» The 2001 IEEE International Symposium on Circuits and Systems, Vol. 2, pp. 305−308, 2001.
  48. В. Cao, C. Chang, and T. Sirkanthan, «A residue-to-binary converter for a new five- moduli set,» IEEE Transactions on Circuits and Systems, 35 (11), 1998
  49. He S., Torkelson M. A New Approach to Pipeline FFT Processor// Proceedings 10th International Parallel Processing Symposium (IPPS '96). 1996. P. 766 770.
  50. Г. И. Параллельные микропроцессоры для цифровой обработки сигналов и медиа данных// Минск: БГУ, 2000. 196 с.
  51. Radhakrishnan D. and Preethy А. P., «A Parallel Approach to Direct Analog-to-Residue Conversion», Information Process. Lett, (to be published).
  52. Radhakrishnan D. and Preethy A. P., «A Direct Analog-to-Residue Converter», IEEE Intl. Conf. Global Connectivity in Energy, Computer, Communication and Control (TENCON 98), 336−339, New Delhi, India
  53. Radhakrishnan D. and Preethy A. P., 1998, «A New Approach to Data Conversion: Direct Analog-to-Residue Converter», IEEE Intl. Conf. on Acoustics, Speech and Signal Processing, 3013−3016, Seattle, USA
  54. , O., 2010, «Direct residue-to-analog conversion scheme based on Chinese Remainder Theorem», Electronics, Circuits, and Systems (ICECS), 2010 17th IEEE International Conference, Montreal, Canada, 687 690
  55. B. Parhami and C.Y. Hung. 1994. «Optimal table look up schemes for VLSI implementation of input/output conversions and other residue number operations». In: VLSI Signal Processing VII, IEEE Press, New York
  56. G. Alia and E. Marlinelli.1990. VLSI binary-residue converters for pipelined processing // The Computer Journal, 33(5): 473 475
  57. S. Piestralc. 1994. Design of residue generators and multioperand modular adders using carry save adders. IEEE Transactions oh Computers, 42(1): 68−77.
  58. A. Mohan. 1999. Efficient design of binary to RNS converters. Journal of Circuits and Systems, 9 (¾): 145−154.
  59. Birreck, D.- Drolshagen, A.- Anheier, W.- Laur, R.: Implementation of a Binary-to-RNS-Converter. Proc.o.t.Eurochip Workshop o. VLSI Design Training. (1994) p. 284−289
  60. M. Bhardwaj, T. Srikanthan, С. T. Clarke: VLSI costs of arithmetic parallelism: a residue reverse conversion perspective. Proceeding ARITH '99 Proceedings of the 14th IEEE Symposium on Computer Arithmetic
  61. Д. В. Тельпухов «Построение обратных преобразователей модулярной логарифметики для устройств цифровой обработки сигналов», Информационные технологии. 2011. № 4. Стр. 60 — 64.
  62. Джон Стиллвелл, «Математика и ее история», Москва-Ижевск: Институт компьютерных исследований, 2004. 531с.
  63. В.М. Теоретические основы машинной арифметики. Алма-Ата: Наука, 1976. -324с.
  64. Е. С., Константинов А. В., Тельпухов Д. В. Реализация обратного преобразователя модулярной арифметики совмещенного с операцией округления для задач ЦОС, МЭС 2012, на рецензии.
  65. A.A., Пак И.Т. Модулярные структуры конвейерной обработки цифровой информации. -Мн.: Университетское, 1992, — 256 с.
  66. Е. С., Тельпухов Д. В. «Принципы построения специализированного вычислителя для задач матричной алгебры с применением параллельной арифметики», Нейрокомпьютеры: разработка и применение, 9 2010. С. 46 — 49.
  67. Richard J. Higgins, Digital Signal Processing in VLSI, Prentice-Hall, 1990.
  68. L. R. Rabiner and B. Gold, Theory and Application of Digital Signal Processing, Prentice-Hall, 1975
  69. Дж., Быстрые преобразования Фурье в конечном поле. Применение теории чисел в цифровой обработке сигналов, М.: Радио и связь, 1983
  70. R. Е., Fast algoriyhms for digital signal processing, MA: Addison-Wesley, 1987
  71. Nussbaumer, Fast Fourier Transform and convolution algorithms, Berlin: Springer-Verlag, 1982
  72. J. W. Cooley and J. W. Tukey, An Algorithm for the Machine Computation of Complex Fourier Series, Mathematics Computation, Vol. 19, pp. 297−301, April 1965.
  73. E.H. Wold and A.M. Despain. «Pipeline and parallel-pipeline FFT processors for VLSI implementation», IEEE Trans. Comput., C-33(5):414−426, May 1984.
  74. Ben-Dau Tseng, G. A. Jullien, William C. Miller «Implementation of FFT Structures Using the Residue Number System». IEEE Transactions On Computers, vol. C-28, no. 11, November 1979.
  75. Taylor, Fred J, «A more efficient residue arithmetic implementation of the FFT». Computer Arithmetic (ARITH), 1985 IEEE 7th Symposium, 4−6 June 1985, pp. 243 249. ' ' <
  76. Wei-Hsin Chang and Truong Q. Nguyen, «On the Fixed-Point Accuracy Analysis of FFT Algorithms», IEEE TRANSACTIONS ON SIGNAL PROCESSING, VOL. 56, NO. 10, OCTOBER 2008
  77. C. J. Weinstein, «Quantization Effects in Digital Filters,» MIT Lincoln LAB, Lexington, MA, Tech. Rep. AD0706862, Nov. 1969
  78. B.M., «Основы помехо-устойчивой телепередачи информации», изд-во «ЭНЕРГОАТОМИЗДАТ» Ленинградское отд., Ленинград, 1990, стр. 285.
  79. I. Т., «Introduction to Field Theory», Oliver & Boyd, London, Interscience, New York, 1964. MR 33 # 7325:
Заполнить форму текущей работой

Сессия? Спокойно!