Амплитудный ограничитель

Заданием на дипломный проект мне было предписано разработать цифровой жесткий амплитудный ограничитель с сохранением фазовой информации на выходе. Одним из условий технического задания является наличие канала трансляции в разрабатываемом устройстве. Выбор каналов осуществляется по внешней команде.

Амплитудный ограничитель принадлежит к классу нелинейных устройств и предназначен для борьбы с активными помехами. Обычно такие устройства используются совместно с Широкополосным фильтром, который располагается до ограничителя и узкополосным фильтром (его полоса ограничена действительной полосой сигнала), включенным непосредственно после ограничителя (система ШОУ).

Разрабатываемый амплитудный ограничитель является частью именно такой системы (части приемного тракта РЛС). Узкополосный и Широкополосный фильтры не являются частью данного устройства и в дипломе не рассматриваются. Можно заметить, что узкополосным фильтром является цифровой согласованный фильтр.

1. Техническое задание на разработку жесткого амплитудного ограничителя

Наличие канала двух каналов — канал ограничения и канал трансляции. Выбор каналов по внешней команде «ВклОгр»

Уровень ограничения 14 емр.

При включенном канале ограничения должно обеспечиваться сохранение фазовой информации в квадратурных каналах.

Тактовая частота — 3 МГц.

Ограничения по элементной базе (серии микросхем): 533, 556, 1533.

Разрядность сигнала на входе: 11 + знак.

Разрядность сигнала на выходе: 11 + знак.

Обычно амплитудные ограничители имеют амплитудную характеристику вида:

Рис. 1 — Амплитудная характеристика ограничителя Т. е. амплитудная характеристика имеет линейный участок. В техническом задании на дипломный проект была поставлена задача разработать жесткий ограничитель, амплитудная характеристика которого вовсе не имеет линейного участка.

Выигрыш при использовании амплитудного ограничителя и согласованного фильтра при использовании ЛЧМ сигналов заключается в том, что полезная информация содержится не в огибающей сигнала, а фазе. Следовательно, устранив информацию о амплитуде и сохранив информацию о фазе, можно на выходе согласованного фильтра получить лучшее ОСШ, при наличии мощной помехи, чем без ограничителя.

Из этого следует, что одним из основных требований к разрабатываемому устройству является линейность фазовой характеристики.

Входными сигналами для разрабатываемого устройства являются квадратурные составляющие комплексного сигнала. Следовательно, задача сохранения фазы входного сигнала на выходе устройства сводится к вычислению аргумента комплексного числа — аппроксимация арктангенса. Методы аппроксимации арктангенса будут рассмотрены в разделе «Анализ технического задания».

В ходе дипломного проектирования были выполнены следующие работы:

разработан алгоритм работы жесткого амплитудного ограничителя построена математическая модель алгоритма с использованием математического пакета MathCAD 14

разработана схема устройства с использованием пакета PCAD 2006

разработаны программы на языке С++ для расчета прошивок ПЗУ, использованных в устройстве

2. Анализ технического задания

Разрабатываемый амплитудный ограничитель представляет из себя устройство на вход которого приходят два знаковых целых числа по 12 разрядов каждое. Соответственно на входе значения могут изменяться в диапазоне от -211 = -2048 до +211 = +2048. Входные числа представляют из себя мнимую и действительную часть комплексного числа, которые необходимо ограничить по амплитуде, сохранив при этом информацию о фазе числа.

(3.1)

В ходе работы необходимо решить задачу аппроксимации арктангенса, так как фаза комплексного числа определяется следующим образом:

(3.2)

Существуют два наиболее популярных метода аппроксимации арктангенса [1]:

1) вычисление арктангенса производится при помощи следующей аппроксимации:

(3.3)

где; величина угла лежит в пределах ;

Привлекательность этой аппроксимации состоит в том, что формулу 3.3 можно записать в виде:

(3.4)

При этом устраняется операция деления. Другая особенность 3.4 заключается в том, что одну операцию умножения можно заменить двоичным сдвигом вправо.

Произведение можно вычислить складывая сдвинутый на два разряда вправо с сдвинутым вправо на пять разрядов.

Диапазон углов, вычисляемых при помощи данной аппроксимации можно расширить, если разбить окружность на восемь октантов по 450. Вычисление арктангенса будет возможным благодаря его симметрии относительно поворотов:

(3.5)

Сведем в таблицу номера октантов и соответствующие им формулы для вычисления арктангенса:

Таблица 1 — Аппроксимация арктангенса

Главным достоинством такого метода вычисления аргумента комплексного числа является большая точность. Согласно [1], максимальная ошибка вычисления аргумента данным способом составляет 0.260. Однако, такой метод вычисления требует производить операции деления, умножения и возведения в степень, что усложняет его реализацию и уменьшает быстродействие.

2) вычисление арктангенса производится при помощи поисковых таблиц, в которых значение задает адрес ячейки ПЗУ, содержащей значение аргумента. Главным преимуществом такого метода вычисления является быстродействие. Кроме того, данный алгоритм вычисления арктангенса может быть реализован с заменой вычисления отношения вычислением разности вида:

(3.6)

Проблемой при таком переходе является неопределенность логарифма в нуле и для отрицательных значений. Данная проблема легко решается, если предварительно определить знак квадратурной составляющей и домножить выходное значение на него для получения верного знака на выходе. При расчете же можно использовать модули квадратурных составляющих.

Для учета неопределенности логарифма в нуле следует приравнять значение десятичного логарифма соответствующей квадратуры нулю, а на выходе учесть наличие нуля домножением соответствующей квадратуры на ноль.

Для уменьшения погрешностей округления, необходимо ввести масштабный коэффициент, который позволит наиболее полно использовать разрядную сетку ПЗУ. При решении этой задачи необходимо определиться с промежуточной разрядностью системы. Приведем для пояснения следующую схему:

Рис. 2 — Выбор промежуточной разрядности системы На схеме показано изменение количества разрядов, начиная со входов первой пары ПЗУ (ПЗУ1, ПЗУ2), заканчивая выходами второй пары ПЗУ (ПЗУ3, ПЗУ4). На выходе второй пары ПЗУ должно быть по 12 разрядов, однако, при ограничении амплитуды до 14 емр значащими разрядами будут первые 4 младших разряда, остальные 8 старших разрядов будут иметь значение, записанное в знаковом разряде.

Промежуточная разрядность выбирается из соображений сохранения точности расчета. Для первой пары ПЗУ выберем промежуточную разрядность равной 7 + знак. Этого вполне достаточно для того, чтобы ошибка округления не превышала ±0,5 емр.

Требуемая разрядность на выходе сумматора определяется по следующей формуле [1]:

(3.7)

Где b — количество разрядов на входе сумматора; m — количество складываемых двоичных слов.

Если на входе сумматора имеется 8 разрядов (7 + знак), то максимальное число в такой разрядной сетке будет равно 128. Однако, десятичный логарифм максимального значения будет равен:

(3.8)

Как видно, разрядная сетка будет использоваться не полностью, что приведет к большим погрешностям округления. Для более полного использования разрядной сетки необходимо ввести масштабный коэффициент. Если разрядную сетку необходимо использовать полностью, то он будет равен следующему значению:

(3.9)

Полученное значение является пределом сверху для масштабного коэффициента и обеспечивает полное использование разрядной сетки. Примем масштабный коэффициент равным 35:

(3.10)

Такой выбор позволит оставить незначительный запас по разрядной сетке и не существенно скажется на точности.

Таким образом, такой алгоритм вычисления можно реализовать с применением сумматоров, вместо арифметического логического устройства, так как адрес поисковой таблицы формируется с помощью операции вычитания.

Фаза комплексного числа в этом случае может быть вычислена по следующей формуле:

(3.11)

Применение данного алгоритма вычисления арктангенса упростит реализацию устройства, но уменьшит точность вычислений, по сравнению с первым алгоритмом. Однако, само техническое задание не предполагает большой точности вычислений, по этой причине целесообразно остановиться на втором алгоритме вычисления арктангенса.

На этом анализ технического задания можно считать завершенным.

3. Разработка математической модели

В этом разделе будет приведена математическая модель проектируемого устройства, разработанная в программной среде MathCAD 14.0 Данный математический пакет выбран мной потому, что в нем можно наиболее наглядно и просто реализовать основные идеи математической модели.

Математическая модель наглядно отображает работу устройства и позволяет составить его структурную схему, на основе которой будет сделана схемотехническая реализация.

Очевидно, что математическая модель должна начинаться с задания входных сигналов. В предыдущем разделе пояснялось, что входные сигналы могут изменяться в пределах от -2048 до 2048, также необходимо отметить, что сигналы представляют из себя целые двоичные числа с фиксированной точкой.

Важным моментом является то, что устройство работает в дополнительном коде.

Исходя из всего написанного выше, входные сигналы можно представить с помощью следующего графика:

Рис. 3 — Графическое представление входных сигналов амплитудного ограничителя

Рис. 1 графически показывает задание двух массивов знаковых целых чисел по закону косинуса и синуса с амплитудой 2048. Фаза синуса и косинуса берется дискретно с шагом р/32.

Далее необходимо сформировать еще 2 массива чисел, в каждой ячейке которых будут храниться либо +1, либо -1.Таким образом осуществляется сохранение информации о знаке сигнала на входе. В среде MathCAD 14.0 это может быть реализовано достаточно просто:

Изобразим совместно все 4 массива на одном графике для проверки правильности задания массивов хранения знака:

Рис. 4 — Проверка правильности задания массивов хранения знака Смысл хранения знаков в отдельных массивах станет ясным немного позже.

Далее необходимо произвести логарифмирование действительной и мнимой частей числа. При этом важно учесть, что логарифма нуля и отрицательных чисел не существует (он равен минус бесконечности). Поэтому будем логарифмировать абсолютные значения мнимой и действительной частей комплексного числа, а логарифм нуля приравняем к нулю. Масштабный коэффициент, А выбираем равным 35.

В среде MathCAD 14.0 это может быть реализовано следующим образом:

В результате получим 2 массива положительных чисел, которые теперь необходимо округлить до целых значений. Делается это следующим образом:

Округление до ближайшего целого значения осуществляется при помощи условного оператора if, который вычисляет разность между полученным при логарифмировании значением и ближайшем меньшим целым числом, которое находится при помощи стандартной функции ceil (). Если полученная разность больше 0,5, то результат логарифмирования округляется до ближайшего большего целого стандартной функцией floor (). Если меньше 0,5, то результат логарифмирования округляется до ближайшего меньшего целого при помощи вышеупомянутой функции ceil ().

Изобразим результаты, проделанного выше преобразования с помощью графика:

Рис. 5 — Результат логарифмирования мнимой и действительной частей комплексного числа Далее, полученные при логарифмировании результаты используются для получения фазы комплексного числа. Это реализовано при помощи действия, описываемого нижеследующим рисунком:

Результат проделанного действия иллюстрируется при помощи следующего графика:

Рис. 6 — Фаза комплексного числа

Теперь, для того, чтобы стало понятно как фаза комплексного числа на входе связана с фазой комплексного числа на выходе проектируемого устройства, построим фазовую характеристику:

Входной сигнал можно представить в виде комплексного числа вида:

Соответственно выходной сигнал можно представить как:

Фазовая характеристика представляет из себя зависимость фазы на выходе системы от фазы на входе. Фаза комплексного числа в программной среде MathCAD 14.0 находится при помощи стандартной функции arg ().

Изобразим полученную фазовую характеристику на следующем рисунке:

Рис. 7 — Фазовая характеристика

Полученная фазовая характеристика близка к линейной.

Далее, используя массивы хранения знака и полученные значения фазы комплексного числа, необходимо получить значения сигнала на выходе жесткого амплитудного ограничителя. Эта операция выполняется следующим образом:

.

Далее выполняется округление полученных значений до ближайших целых чисел. Метод округления остается тем же самым:

Результаты проделанной операции отображаются при помощи нижеследующего графика:

Рис. 8 — Выходные сигналы жесткого амплитудного ограничителя Амплитудная характеристика проектируемого устройства, исходя из способа получения выходных значений, будет иметь следующий вид:

Рис. 9 — Амплитудная характеристика жесткого амплитудного ограничителя Полученные выше результаты удовлетворяют техническому заданию. Согласно полученной математической модели, можно построить структурную схему жесткого амплитудного ограничителя с сохранением фазовой информации в квадратурных каналах:

Рис. 10 — Структурная схема жесткого амплитудного ограничителя с сохранением фазовой информации в квадратурных каналах Поясним работу данной структурной схемы. Пояснение идет слева направо по каналу ограничения:

1. При включении канала ограничения, на входы буферных регистров (RG) поступают два двенадцатиразрядных знаковых целых числа. Их запись в регистры осуществляется по переднему фронту.

2. После записи в буферные регистры, входные двенадцатиразрядные числа попадают на адресные входы ПЗУ (ROM). В ПЗУ осуществляется логарифмирование.

3. С выхода буферных регистров выводятся знаковые разряды входных чисел. Данные знаковые разряды подводятся ко второй паре ПЗУ. Если задержка на первой паре ПЗУ и сумматоре превысит один такт опорной частоты, то блок 1 будет представлять собой линию задержки на один такт — буферный регистр, для более длительной задержки линия задержки также организуется с помощью буферных регистров. Если задержка окажется меньше одного такта опорной частоты, знак можно будет передавать без задержки.

4. С выхода первой пары ПЗУ на вход сумматора (SM) поступают два восьмиразрядных знаковых целых числа, одно из которых всегда отрицательно. Результат сложения этих является адресом для второй пары ПЗУ, в которой и происходит формирование выходных чисел с амплитудой 14 емр.

5. Схема выделения нуля представляет из себя логическую схему, ноль на выходе которой будет только в том случае, если все разряды входного числа равны нулю. В остальных случаях на выходе данной схемы будет логическая единица. Схема домножения на ноль осуществляет домножает на ноль соответствующую выходную квадратуру.

6. Результаты амплитудного ограничения записываются во вторую пару буферных регистров, где происходит количества разрядов с восьми до двенадцати.

7. два двенадцатиразрядных знаковых числа, ограниченных по амплитуде поступают на выход.

Если нет необходимости амплитудного ограничения сигнала, работает канал трансляции, состоящий из буферных регистров. Количество буферных регистров должно быть таким же как в канале ограничения сигнала. Это необходимо для задержки на одинаковое количество тактов.

Разработку математической модели и структурной схемы проектируемого устройства можно считать законченной. Теперь необходимо приступить к разработке схемотехнической реализации устройства с помощью цифровых микросхем. Серии микросхем были ранее заданы в техническом задании.

4. Схемотехническая реализация

Схемотехническая реализация является одним из самых важных этапов дипломного проектирования. В данном разделе решается вопрос о том, на какой элементной базе будет построено устройство. Конечным результатом данного раздела будет являться электрическая принципиальная схема. Построение принципиальной схемы проектируемого устройства производится на основе полученной ранее структурной схемы.

Элементная база будет выбираться на основе справочной литературы из серий микросхем, заданных в техническом задании.

амплитудный ограничитель схемотехнический реализация

4.1 Выбор разъемов

Приступим к выбору элементов принципиальной схемы. Первым элементом структурной схеме, который подлежит выбору, является входной разъем, а последним элементом является выходной разъем. Однако, стоит заметить что проектируемый субблок РЛС должен иметь вид печатной платы с одним разъемом, который объединяет в себе и входной и выходной разъемы. В качестве такого разъеме целесообразнее всего применить стандартный — СНП260 — 135РП32.

4.2 Выбор буферных регистров

Глядя на структурную схему, не трудно заметить, что наиболее распространенным ее элементом является буферный регистр (на структурной схеме обозначается RG). Его основным назначением является промежуточное хранение информации и реализация задержки по времени по времени на один такт опорной частоты, в качестве которой будет браться импульсный сигнал с частотой повторения импульсов равной 3 МГц.

В качестве буферного регистра наиболее целесообразно использовать регистр с параллельным входом. При этом регистр должен быть синхронным и иметь возможность перевода его в высокоимпедансное состояние по выходу. Это необходимо для возможности переключения каналов прохождения сигнала.

Из написанных выше соображений, в качестве буферного регистра выбираем микросхему 1533ИР23 — восьмиразрядный регистр с параллельным входом и третьим состоянием выхода. В данном регистре запись производится по положительному фронту тактового импульса.

Параметры микросхемы 1533ИР23 приведены ниже в таблице 2:

Таблица 2 — Параметры микросхемы 1533ИР23

Расшифровка условных обозначений, приведенных в таб. 2:

— ток потребления

— время задержки выключения (интервал времени между входным и выходным импульсами при переходе напряжения на выходе ИС от напряжения низкого уровня до напряжения высокого уровня измеренный на уровне 0,9 или на заданных значениях напряжения)

— время задержки включения (интервал времени между входным и выходным импульсами при переходе напряжения на выходе ИС от напряжения высокого уровня до напряжения низкого уровня измеренный на уровне 0,1 или на заданных значениях напряжения).

Общее количество двоичных разрядов, приходящих на вход канала ограничения сигнала, равно 24. Такое же количество разрядов должно сниматься с выхода данного канала. Отсюда можно сделать вывод, что на входе и выходе канала ограничения должно стоять по три регистра 1533ИР23.

Кроме того, необходимо определить количество буферных регистров, необходимых для реализации канала трансляции входного сигнала и систему переключения между каналом трансляции и каналом ограничения. Очевидно, что количество буферных регистров в канале трансляции должно быть точно таким же, как в канале ограничения сигнала, то есть должно равняться шести. Однако, три входных регистра в канале ограничения можно сделать общими. Таким образом, общее количество буферных регистров сократится с двенадцати до девяти.

Наиболее просто система переключения может быть реализована с использованием третьего состояния по выходу у выбранных регистров, либо необходимо применить схему переключения на основе мультиплексора, что увеличит количество используемых микросхем и несколько усложнит схему.

4.3 Выбор ПЗУ

Сразу после буферных регистров в канале ограничения сигнала должна стоять первая пара ПЗУ. ПЗУ необходимо выбирать исходя из разрядности адреса. Так как сигналы, поступающие на адресные входы ПЗУ с выходов буферных регистров, имеют разрядность двенадцать, количество этих адресных входов тоже должно быть равно двенадцати. Кроме того, необходимо выбирать ПЗУ из серий микросхем, входящих в ограничительный перечень.

Для первой пары ПЗУ выберем микросхему 556РТ161А, которая имеет двенадцать адресных входов, а на выходе выдает восьмиразрядное знаковое цело число. Приведем параметры данной микросхемы [3]:

Таблица 3 — Параметры микросхемы 556РТ161А

На структурной схеме после сумматора (SM) стоит вторая ПЗУ. На вход каждой ПЗУ из второй пары поступает девять разрядов с сумматора плюс знаковый разряд с выхода буферных регистров. Опять же, выбор данной пары ПЗУ делается исходя из количества разрядов, подаваемых на адресные входы и ограничительного перечня серий микросхем.

Для второй пары выберем ПЗУ 556РТ7. Приведем ее параметры ниже:

Таблица 4 — Параметры микросхемы 556РТ7

4.4 Выбор сумматоров

В структурной схеме сумматор формирует адрес, подаваемый на вторую пару ПЗУ. Для реализации наибольшего быстродействия целесообразно выбрать параллельный сумматор. Кроме того быстродействие сумматора зависит от скорости переноса единицы в старший разряд.

Исходя из этих соображений, выберем микросхему 533ИМ6 — четырехразрядный двоичный сумматор с ускоренным переносом. Его параметры приведены ниже:

Таблица 5 — Параметры микросхемы 533ИМ6

4.5 Расчет линии трансляции знака

Как говорилось выше, ко второй паре ПЗУ должны подводиться знаковые разряды с выходов буферных регистров. Эти разряды подаются по линии трансляции знака, в которой должна быть реализована линия задержки.

Рассчитаем задержку сигнала на первой паре ПЗУ и сумматоре:

Время одного такта опорной частоты равно:

Где — опорная частота.

Как видно, время задержки на первой паре ПЗУ и сумматоре не превышает одного такта опорной частоты. Это значит, что введение линий задержки не требуется.

4.6 Выбор логических элементов для схемы выделения нуля и домножения на ноль

Схема выделения нуля и домножения на ноль является логической схемой и строится на стандартных логических элементах (И-НЕ, ИЛИ-НЕ, НЕ, И, и.т.д.). Данные логические элементы выбираются из серий указанных в ограничительном перечне. Их параметры описываются в справочной литературе [2], и здесь указаны не будут.

4.7 Построение электрической принципиальной схемы проектируемого устройства

Электрическая принципиальная схема устройства будет выполнена в программном пакете PCAD 2006. Этот программный пакет является одним из самых популярных средств автоматического проектирования многослойных печатных плат в мире и является наиболее удобной для проектирования устройств подобного рода.

5. Программа расчета ПЗУ

В разрабатываемом устройстве имеются 2 пары ПЗУ. Назначение каждой пары состоит в следующем:

На первую пару сигнал приходит с выхода буферных регистров, он имеет разрядность 11 + знак. С выхода первой пары ПЗУ снимаются значения логарифмов модулей соответствующих квадратурных составляющих комплексного числа.

На вторую пару сигнал на адресные входы поступает с сумматора. Кроме того, к этой паре также подводится знаковые разряды входных сигналов. С выхода второй пары ПЗУ снимаются ограниченные по амплитуде значения квадратурных составляющих.

Общие схемы прожига для первой и второй пары ПЗУ приведены ниже:

Рис. 11 — Общая схема прожига ПЗУ Так как проектируемое устройство работает в дополнительном коде и вычислительная техника также работает в дополнительном коде, то при работе с отрицательными числами никаких дополнительных действий не требуется.

Схема алгоритма программы, формирующей прошивку первой пары ПЗУ Рис. 12 — Схема алгоритма для формирования прошивок первой пары ПЗУ

Схема алгоритма программы, формирующей прошивку второй пары ПЗУ Рис. 13 — Схема алгоритма для формирования прошивок второй пары ПЗУ

В качестве седы разработки программы была использована среда Microsoft Visual Studio 2005. Данная среда является средой программирования на языке С++ и предназначена для решения широкого круга задач, таких как написание программ их отладка итд.

Листинг программы, формирующей прошивки пар ПЗУ приведен в приложении 1.

Заключение

В ходе дипломного проектирования были выполнены следующие работы:

Разработан алгоритм работы жесткого амплитудного ограничителя с сохранением фазовой информации в квадратурных каналах.

Проведено математическое моделирование жесткого амплитудного ограничителя в среде MathCAD 14.0

На основе математической модели построена структурная и принципиальная схема, реализующая заданный алгоритм При помощи интегрированной среды программирования Microsoft Visual Studio 2005 разработаны программы формирующие прошивки для ПЗУ.

Полученные результаты удовлетворяют техническому заданию на дипломное проектирование. Кроме того получен опыт использования программных пакетов PCAD 2006 и Microsoft Visual Studio в качестве средств проектирования радиоэлектронной аппаратуры.

1. Р. Лайонс Цифровая обработка сигналов: Второе издание. Пер. с англ. — М.: ООО «Бином-Пресс», 2006 г. — 656 с.

2. И. С. Гоноровский Радиотехнические цепи и сигналы. Учебник для вузов. Изд. 3-е перераб. И доп. М., «Сов. Радио» 1977 г. — 608 с.

3. Левин Б. Р. Теоретические основы статистической радиотехники. Книга первая. М., «Сов. Радио» 1969 г. — 752 с.

4. Цифровые и аналоговые интегральные микросхемы: Справочник / С. В Якубовский, Л. И. Ниссельсон, В. И. Кулешова и др.; Под. Ред. С. В Якубовского — М.: Радио и связь, 1990. — 496 с.

5. Интегральные микросхемы: Справочник / Б. В. Тарабин, Л. Ф. Лунин, Ю. Н. Смирнов и др.; Под. Ред. Б. В. Тарабина — М.: Радио и связь, 1983. — 528 с.