Средства исполнения команд

В современных универсальных процессорах для непосредственного исполнения команды используется стандартный набор операционных блоков — исполнительное ядро.

Блок целочисленных операций, называемый часто ALU (Arithmetic and Logic Unit), предназначен для выполнения основных двухсловных и однословных арифметико-логические операций, операций сравнения, сдвига, расширение нуля, расширение знакового разряда числа и др. Этот блок содержит два вида устройств:

• • устройство простых операций (сложение-вычитание, сравнение, сдвиги, логические операции), выполняемых за один такт. Его часто называют устройством одной инструкции (Single Instruction Unit — SIU);
• • устройство сложных операций (Multiple Instruction Unit — MIU), выполнение которых занимает несколько тактов (например, целочисленное умножение осуществляется за 3−4 такта, деление — за 20 тактов).

Блок операций с плавающей точкой (Floating Point Unit — FPU) предназначен для обработки чисел с плавающей точкой. В первых поколениях процессоров для выполнения таких операций применялся отдельный математический сопроцессор. Большинство операций с плавающей точкой начинают выполняться в одном из целочисленных конвейеров, а затем передаются на конвейеры с плавающей точкой. Для более быстрого выполнения таких операций с плавающей точкой, как сложение, умножение и деление, используются внутренние функции (набор микрокоманд).

Устройства целочисленных операций обычно обслуживаются блоком 32-разрядных регистров общего назначения (General Purpose Registers — GPR), a FPU — блоком 64-разрядных регистров с плавающей точкой (Floating-Point Registers — FPR). Каждый из регистровых блоков имеет набор дублирующих регистров (например, файл RRF или отдельные буферы GPR и FPR) для переименования регистров GPR, FPR в случае их одновременного использования несколькими командами.

Средства поддержки ММХ-технологии. Для повышения скорости обработки изображений и звуковых сигналов используется принцип одна команда — много данных (Single Instruction Multiple Data — SIMD). Принцип SIMD наилучшим образом отвечает требованиям обработки, для которой характерно выполнение идентичных операций над большими массивами однотипных данных. Технология обработки данных с использованием принципа SIMD получила название MMX-технологии (Multi-Media Extension — мультимедийное расширение). Средства поддержки MMX-технологии, впервые появившиеся в процессоре Pentium MMX, включают:

• • четыре новых 64-битовых формата упакованных данных, представляющих собой пакет из 8 байт, из четырех слов по 16 бит, из двух двойных слов по 32 бита и одного четверного слова (64 бита). Любая MMX-команда выполняется сразу над всем пакетом данных (SIMD-модель обработки);
• • 57 новых команд: MMX-команды обмена данными, арифметических и логических операций, сравнения, сдвига и др.;
• • восемь MMX-регистров, которые физически совмещены с 64-разрядными регистрами FPR с плавающей точкой и могут быть использованы только для выполнения действий над MMX-данными. Совмещение регистров позволяет обеспечить совместимость и использовать ранее разработанное программное обеспечение;
• • блок ММХ, обеспечивающий аппаратную поддержку ММХ-технологии.

Средства поддержки SSE-технологии. В процессоре Pentium III был реализован принцип SIMD для обработки данных в формате с плавающей точкой, который получил название " потоковое SIMD-расширепие" (Streaming SIMD Extension — SSE), или SSE-технология. Для поддержки SSE-технологии используются дополнительные команды, расширяющие возможности MMX-технологии; блок SSE с набором специализированных регистров, обеспечивающий выполнение дополнительных команд.

Отметим, что в ответ на реализацию поддержки инструкций SSE в процессорах Intel компанией AMD разработана технология 3DNow.

В состав исполнительного ядра могут быть включены устройства, которые выполняют второстепенные операции над данными или операции, не предписанные командами, например блок загрузки-сохранения; блок интерфейса с памятью (MIU); блок переходов, обновляющий состояние флагов (регистров процессора) после подтверждения предсказанного условного ветвления.