Схемная реализация универсальных базисов «И-НЕ» и «ИЛИ-НЕ»

Схемы, выполняющие базисные логические операции «И-НЕ» и «ИЛИ-НЕ», строятся как на биполярных транзисторах, так и на полевых (МОП-транзисторах). Каждая из таких схем в качестве составных частей содержит инвертор (осуществляющий логическую операцию «НЕ») и элемент, на который возлагается логическое действие либо умножения («И»), либо сложения («ИЛИ).

В зависимости от используемых полупроводниковых элементов все многообразие логических схем делится на группы, которым присвоены специальные названия 112]:

• • диодно-транзисторная логика (ДТЛ);
• • транзисторно-транзисторная логика (ТТЛ);
• • транзисторно-транзисторная логика с диодами Шоттки (ТТЛШ);
• • МОП-логика («-МОП и р-МОП);
• • комплементарная МОП-логика (КМОП) и др.

Рассмотрим основные принципы схемного решения универсальных базисов «И-НЕ» и «ИЛИ-НЕ» на конкретных примерах.

Диодно-транзисторная логика

Главным признаком принадлежности элемента к ДТЛ является присутствие в его структуре инвертора на биполярном транзисторе и диодной схемы, выполняющей одну из логических операций: «И» (логическое умножение) либо «ИЛИ» (логическое сложение).

На рис. 19.8, а показана схема, которая в условиях позитивной логики осуществляет функцию «И-НЕ». Причем операция «И» возложена на диоды D_t и D_v а биполярный транзистор Т, включенный по схеме с ОЭ, работает как инвертор («НЕ»). Рассмотрим принцип действия цепи па рис. 19.8, а.

а.

Рис. 19.8. Диодно-транзисторная логика:

а — схемное решение; 6 — эквивалентная схема для цепи база — эмиттер транзистора Т, в состоянии двух логических «единиц» на входе (логического «нуля» на выходе); в — расположение рабочей точки диода О_л на его ВАХ в режиме логической «единицы» на выходе Если закрыты оба входных диода D_x и D₂ (а это возможно лишь при высоких уровнях входных напряжений и и[_х2, когда потенциалы точек 1

и 2 выше потенциала точки А), источник ЭДС Е через двойной диод Д₃ подает ток в базу транзистора Т, величиной г_Б, достаточной для насыщения Tj. В этом случае имеем на выходе логический «нуль», т. е. у = 0.

Во всех остальных случаях, когда хотя бы одно из входных напряжений имеет низкий уровень, достаточный для открытия соответствующего диода (D, D₂), ток, ответвляемый в D₃, а значит, и в базу транзистора Т, падает практически до нуля. Т, переходит в режим отсечки. Использование в качестве Д₃ двойного диода (эквивалент двум последовательным) обеспечивает более глубокую отсечку Т, за счет увеличения резистивного сопротивления участка, содержащего Д₃, что весьма существенно в рассматриваемом режиме. Напряжение на выходе при закрытом Т, близко к Е. Следовательно, у = 1.

Таким образом, схема на рис. 19.8, а имеет следующие логические свойства:

• при х_х = 1, х₂ = 1 —⁵? у = 0;

х_х = 0, х₂ = 1,.

• при ' х_х = 1, х₂ = 0 —? у = 1,

х_х = 0, х₂ = 0.

Этот результат полностью совпадает с таблицей истинности логической функции «И-НЕ» (см. рис. 18.2).

Пример 19.1. Для цепи, изображенной на рис. 19.8, а, требуется:

• а) оценить величины напряжений на входах м_вх1 и м_вх2, необходимые для надежного обеспечения состояний логического «нуля» и логической «единицы» на выходе схемы;
• б) провести оценку запаса помехоустойчивости, предполагая, что входные напряжения м_вх1 и м_вх2 подаются от каскадов, идентичных рассматриваемому.

Параметры цепи принять следующими:

• 1) ?=5В;Д₁ = 5 кОм; R₂ = 2 кОм; R₃ = 5 кОм;
• 2) D_p D₂, D₃ — кремниевые диоды. В открытом состоянии напряжение на D,

и D₂ составляет ~0,6 В, а на D₃—1,2 В;

• 3) для кремниевого транзистора, используемого в схеме, в «единичном» состоянии на выходе (режим отсечки) м_вых = и'_кэ " ?, а в «нулевом» состоянии и_вых = и°_кэ Е (транзистор глубоко насыщен), типичное значение и°_кэ ~ 0,1 В.
• 4) напряжение на входе насыщенного транзистора Т, и_БЭ ~ 0,6 В.

Решение

Рассмотрим отдельно каждый из статических режимов схемы на рис. 19.8, а.

1. Логический «нуль» на выходе (и_кэ = и_вых ?; Т, — открыт). Это состояние имеет место при запертых диодах D, и D₂, когда потенциалы точек 1 и 2 выше, чем потенциал точки Л (см. рис. 19.8, а), т. е. при высоком уровне м_вх1 и м_вх2 (две логические «единицы» на входе). Поэтому на эквивалентной схеме, представленной на рис. 19.8, б, диоды D, и D₂ оборваны.

От источника питания Е через диод D₃ и переход база — эмиттер транзистора Т, протекают токи прямого направления. Их величина должна быть достаточной для полного открытия D₃ и создания режима насыщения в транзисторе Т,. Для эквивалентной схемы на рис. 19.8, б справедливо уравнение по второму закону Кирхгофа Е = i_{R_t + u_Di + и_БЭ.

В рассматриваемом состоянии по условию задачи ~ 1,2 В, и_БЭ ~ 0,6 В. Тогда потенциал точки Л в этом же режиме (р_л = ф₀ + и_БЭ + и_0ъ = 0,6 + 1,2 = 1,8 (В).

Следовательно, надежно запертое состояние входных диодов D, и D₂ возможно только при м_вх1 и м_вх2, превышающих 1,8 В. Этот результат позволяет задать минимальный уровень напряжения логической «единицы» на входах цепи на рис. 19.8, а. С небольшим запасом возьмем w_Bxmin = 2 В.

2. Логическая «единица» на выходе (w_BbIX * Е = 5 В; Т, в режиме отсечки). Данный режим возникает, когда хотя бы одно из входных напряжений (и_вх1, и_вх2) имеет низкий уровень. Закрытому состоянию транзистора Т, соответствует ток базы /_Б ~ 0. Величина i_B во многом зависит от сопротивления диода D₃.

Резкого увеличения резистивного сопротивления D₃ можно достигнуть, переместив его рабочую точку на начааьный участок его ВАХ (рис. 19.8, в), где ток через D₃ пренебрежимо мал, уменьшив напряжение на нем до величины и_0л < 1 В. Это условие равносильно требованию к величине потенциала точки Л в данном режиме, а следовательно, и к уровню входного напряжения. Действительно, при i_B «0 потенциал (р_Б = 0. Тогда u_Di = <�р_л — (р_Б «ср_л < 1 В. При этом ток i_x = = {Е- <�р_л)//?, замыкается через любой из открытых диодов D, или D₂ либо через оба.

Напомним, что для надежного открытия диода (кремниевого) потенциал его анода должен быть выше потенциала катода на величину порядка 0,6 В (см. условия задачи). Тогда для максимального уровня напряжения логического «нуля» на входе, например, при открытом диоде D, получаем м_вх1 ⁼ Ф * - u_Di < 1 — 0,6 = = 0,4 (В).

Таким образом, уровень логического «нуля» на входе нс должен превышать.

• 3. Запас по помехоустойчивости. Предполагаем, что «нуль» и «единица» на входах схемы создаются аналогичными каскадами, т. е. высокий уровень входного напряжения и_х ~ 5 В, а низкий уровень и°_вх ~ 0,1 В. Тогда:
  • • для логической «единицы» запас помехоустойчивости оценивается величиной 5' = и'_ю — и_атт = 5−2 = 3 (В);
  • • для логического «нуля» запас помехоустойчивости определяется разностью напряжений 5° = м_ах тах — и_ах = 0,4 — 0,1 = 0,3 (В).