Коррекция ошибок, связанных с искажениями электрических сигналов при их передаче в модулях электронной аппаратуры

Задание на практику

Реферат

Постановка задачи

Глава 1. Теоретическая часть

Глава 2. Практическая часть

Определение и расчет всех необходимых данных для моделирования

Расчет просадок напряжения (IRDrop analysis)

Расчет импедансов путей от источника к нагрузкам в рабочем диапазоне частот (PDN analysis)

Расчет перекрестных наводок

Расчет волнового сопротивления сигнальных линий

Заключение

ЗАДАНИЕ НА ПРАКТИКУ

Тема ПП: Моделирование целостности питания и сигналов в модулях.

Исходные данные:

1. ____Проект модуля CP-RIO64________________________________

2. ____Проект модуля LM_SV32_________________________________

3. ____Проект модуля Baget83__________________________________

4. ____Проект модуля FCS_SV32________________________________

5. ____Проект модуля FCS_TC1CPU5____________________________

6. ____Проект модуля MK₁₂₈__________________________________

7. ____Проект модуля OP_RIO_G________________________________

1. Eric Bogatin. Signal and Power Integrity — Simplified (2nd Edition) — Prentice Hall, 2009. — 740 с.

2. Stephen H. Hall, Howard L. Heck. Advanced signal integrity for high-speed digital designs — John Wiley & Sons, Inc, 2009. — 668 c.

Ориентировочная тема дипломного проекта:

Коррекция ошибок, связанных с искажениями электрических сигналов при их передаче в модулях электронной аппаратуры.

Задание на ПП составлено ____________/ ________________________

[Дата] [Подпись руководителя]

Задание на ПП получено ___________________/ ___________________

[Дата] [Подпись студента]

РЕФЕРАТ В данной работе представлены результаты по обнаружению и исправлению ошибок в модулях электронной аппаратуры, связанных с питанием и передачей сигналов.

Работа состоит из введения, двух глав, заключения и списка литературы. Общий объем работы — 18 страниц. Работа содержит 15 рисунков.

Список литературы

содержит 2 наименования.

Глава 1 посвящена ознакомлению с основными характеристиками, которые учитываются при проверке питания и качества передачи сигналов в печатных платах. Во второй главе представлены результаты моделирования, а так же приведены рекомендации по устранению обнаруженных в ходе моделирования ошибок.

ВВЕДЕНИЕ

При изготовлении печатных плат многие проблемы, связанные с их работоспособностью, выявляются только на этапе физической реализации. Это приводит к возникновению дополнительных затрат ресурсов и времени при создании печатной платы. Гораздо более выгодно на этапе проектирования предупреждать появление таких проблем, как: чрезмерные просадки напряжения на пути от источника к нагрузке, превышение импедансом определенного уровня на пути от источника к нагрузке, сильные перекрестные наводки в сигнальных линиях, отклонение волнового сопротивления от заданного уровня в сигнальных линиях.

Для решения подобных задач могут быть использованы следующие САПРы: Cadence PCB Editor, Sigrity PowerDC, Sigrity PowerSI, Ansoft SIwave, Ansoft Designer. При этом становится возможным, обнаружив в ходе моделирования ошибку, внести изменения в проект и перемоделировать его.

В настоящее время при производстве печатных плат все больше внимания стали уделять целостности питания и сигналов, так как с ростом рабочих частот все сильнее проявляются эффекты, которые раньше не учитывались.

ПОСТАНОВКА ЗАДАЧИ Целью работы являлось выявление в ходе моделирования ошибок в проектировании печатных плат и их исправление с последующим моделированием исправленного проекта. Для достижения указанной цели решались следующие основные задачи:

· Определение и расчет всех необходимых исходных данных для моделирования.

· Расчет просадок напряжения на пути от источника к нагрузке и их сравнение с максимально допустимыми. Принятие мер по устранению ошибок.

· Расчет импедансов путей от источника к нагрузкам в рабочем диапазоне частот и сравнение их с максимально допустимыми. Принятие мер по устранению ошибок.

· Расчет перекрестных наводок в сигнальных линиях и их сравнение с максимально допустимыми. Принятие мер по устранению ошибок.

· Расчет волновых сопротивлений сигнальных линий и их сравнение с требуемым значением. Принятие мер по устранению ошибок.

ГЛАВА 1. ТЕОРЕТИЧЕСКЯ ЧАСТЬ Перекрестные наводки.

Перекрестные наводки — это нежелательные шумы на одном проводнике при передаче сигнала по другому вследствие их индуктивной связи[1].

Рис. 1. Взаимоиндукция двух проводников Величина шума определяется по формуле:

(1)

где:

— напряжение шума, наведенного на первом «тихом» проводнике

— взаимная индуктивность между двумя проводниками

— ток во втором проводнике Волновое сопротивление длинной линии.

Волновое сопротивление длинной линии — отношение напряжения к току в электромагнитной волне, бегущей вдоль линии передачи.

Пример линии передачи — микрополосковая линия.

Рис. 2. Микрополосковая линия Волновое сопротивление линии, изображенной на рис. 2, рассчитывается по формуле:

(2)

где:

— диэлектрическая проницаемость диэлектрика Если волновое сопротивление линии непостоянно вдоль всей длины, то в такой линии появляются отраженные волны, которые приводят к искажению передаваемого сигнала. Обычно изменения волнового сопротивления связаны с изменением конфигурации линии, наличием переходных отверстий, конденсаторов и резисторов в составе линии, разветвлениями линии.

Просадки в цепях питания.

Цепь питания включает в себя такие элементы, как: источник питания, развязывающие конденсаторы, переходные отверстия, дорожки и слои металлизации, выводы микросхем. Главная задача цепи питания — обеспечить необходимый уровень напряжения на нагрузке во всем рабочем диапазоне частот. Поэтому путь от источника к нагрузке должен удовлетворять определенным требованиям. Обычно такие требования задаются максимальной долей д (%) от напряжения питания, которую не могут превышать просадки в цепи питания. Исходя из этого, импеданс пути от источника до нагрузки не может превышать следующего значения:

(3)

где:

— напряжение питания где — максимальный ток, потребляемый нагрузкой Если импеданс пути от источника к нагрузке превышает значение в рабочем диапазоне частот, то необходимо принимать следующие меры по его понижению:

· установка, замена развязывающих конденсаторов

· расширение, дублирование в соседних слоях полигонов питания

· увеличение количества переходных отверстий

· максимальное сближение слоев земли и питания ГЛАВА 2. ПРАКТИЧЕСКАЯ ЧАСТЬ

2.1 Определение и расчет всех необходимых данных для моделирования В качестве исходных данных берутся значения токов потребления для каждой микросхемы в модуле. Исходя из этих данных рассчитываются значения для каждой нагрузки и составляется таблица вида:

VCC_5V

D146 SN2T45 Current: 0.01 Impedance: 50

D3 5559IN6X Current: 1.1 Impedance: 4.54 5455e-001

Для DC/DC преобразователей рассчитывается значения тока в первичной цепи, исходя из номиналов напряжения первичной и вторичной цепей, его КПД и тока во вторичной цепи.

Эти данные заносятся в САПР, а также указываются модели конденсаторов, индукторов и резисторов.

2.2 Расчет просадок напряжения (IRDrop analysis)

В результате IRDrop анализа, который осуществляется по средством САПРов Sigrity PowerDC и Cadence PCB Editor, получается таблица со значениями просадок напряжения для всех нагрузок, а также карта распределения плотностей токов и напряжений по плате.

Для модуля Baget83 было выявлено, что падение напряжения на пути от источника D77 (LTM4616V) к нагрузке D37 (LP2998) превышает барьер в 5%. Оно составило 0,12 В при напряжении питания 1,8 В. В связи с этим было предложено расширить проводник, подводящий питание к элементу D37 до 1 мм.

Рис. 3. Baget83, cлой INT3

После моделирования исправленного проекта значение просадки напряжения для нагрузки D37 (LP2998) лежало в пределах 5%.

Также в модуле Baget83 было выявлено превышение плотностью тока предельного значения в 200 :

Рис. 4. Baget83, слой TOP

Было предложено расширить проводники в указанных местах до 0.5 мм. После моделирования исправленного проекта значение плотности тока не превышало предельного значения.

2.3 Расчет импедансов путей от источника к нагрузкам в рабочем диапазоне частот (PDN analysis)

В результате PDN анализа получаются графики зависимостей импеданса от частоты. PDN анализ производится в САПРах Sigrity PowerSI и Cadence PCB Editor.

Для модуля FCS_TC1CPU5 было выявлено, что для элемента D35 (LP2998) в цепи 1.8V_L значение импеданса превышает максимальное (), начиная со 155 МГц, в то время как рабочий диапазон данной микросхемы — 200 МГц.

Рис. 5. Зависимость импеданса от частоты для элемента D35.

Были внесены следующие доработки: добавлен развязывающий конденсатор K10₇₉_0603-K10₇₉_50V_1000P на слой TOP. Важным условием было добавление конденсатора без участия переходных отверстий, так как при их использовании эффективность конденсатора резко снижается.

После моделирования исправленного проекта зависимость импеданса от частоты приняла следующий вид:

Рис. 6. Зависимость импеданса от частоты для элемента D1 после доработок.

Для модуля FCS_TC1CPU5 было выявлено, что для элемента D1 (MPW65) в цепи +1.8V_L значение импеданса превышает максимальное (), начиная с 80 МГц, в то время как рабочий диапазон данной микросхемы — 200 МГц.

Рис. 7. Зависимость импеданса от частоты для элемента D1.

Были внесены следующие изменения: установка развязывающих конденсаторов двух типов (1- c0402c102k5rac (1000 pF), 2- c0402c332k5rac (3.3 nF)). Ввиду нехватки места около пинов питания элемента D1 были выбраны конденсаторы малых габаритов (в корпусе 0402), которые можно устанавливать непосредственно на переходные отверстия.

После моделирования исправленного проекта зависимость импеданса от частоты приняла следующий вид:

Рис. 8. Зависимость импеданса от частоты для элемента D1 после доработок.

сигнал модуль моделирование питание

2.4 Расчет перекрестных наводок (Xtalk Simulation)

Результатом Xtalk Simulation являются величины перекрестных наводок со стороны всех линий на исследуемую линию. Данный вид моделирования осуществляется в САПРе Cadence PCB Editor.

Для модуля FCS_SV32 было выявлено, что величины перекрестных наводок превысили допустимый уровень (200 мВ) для следующих линий:

D1_MEM_CS<0> и D1_MEM_WE<3>, амплитуда наводки 217мВ, слой BOTTOM

Рис. 9. D1_MEM_CS<0> и D1_MEM_WE<3>, слой BOTTOM.

D1_MEM_CS<1> и TRIBUF<15>, амплитуда наводки 206мВ, слой INT6

Рис. 10. D1_MEM_CS<1> и TRIBUF<15>, слой INT6.

MEM_CS<5> и D1_MEM_DATA<10>, амплитуда наводки 241 мВ, слои INT5 — INT6

Рис. 11. MEM_CS<5> и D1_MEM_DATA<10>, слои INT5 — INT6.

Были внесены следующие доработки: проблемные линии были разнесены друг от друга на достаточное для уменьшения индуктивной связи между ними и, как следствие, уменьшения перекрестных наводок расстояние. После моделирования исправленного проекта значения перекрестных наводок на указанных выше линиях не превышали допустимого уровня в 200 мВ.

2.4 Расчет волнового сопротивления сигнальных линий Расчет волнового сопротивления проводится в САПРах Cadence PCB Editor, Ansoft SIwave и Ansoft Designer.

В Ansoft SIwave производится экстракция модели линии. Далее в САПРе Ansoft Designer по схеме, изображенной на рис. 14 волновое сопротивление этой линии определяется при помощи TDR (Time-Domain Reflectometer).

Рис. 12. Схема измерения волнового сопротивления в Ansoft Designer.

Для модуля LM_SV32 было выявлено, что волновые сопротивления дифференциальных линий не совпадают с требуемым значением (100 Ом).

Рис. 13. Волновое сопротивление дифференциальной линии SRIO_IN2, слой INT3-INT2.

Рис. 14. Волновое сопротивление дифференциальной линии SRIO_OUT2, слой INT3-INT2.

Рис. 15. Волновое сопротивление дифференциальной линии SRIO_OUT1, слой INT5.

Во всех перечисленных случаях происходит изменение импеданса при смене слоя, по которому проложены линии. Для достижения необходимого значения волнового сопротивления было предложено изменить геометрические параметры дифференциальных линий на том слое, где импеданс отличается от требуемого значения. Для этого надо либо сблизить дорожки, либо увеличить их ширину.

ЗАКЛЮЧЕНИЕ

В ходе работы были выявлены ошибки в модулях электронной аппаратуры и сделаны рекомендации по их исправлению. При исправлении этих ошибок повышается надежность работы модуля в вопросах питания и передачи сигналов. Кроме того тестирование и верификация печатных плат на этапе проектирования позволяет уменьшить затраты времени и ресурсов на весь процесс производства печатных плат вследствие заблаговременного выявления и устранения ошибок. Перспективой является автоматизация этого процесса с добавлением в маршрут верификации новых видов тестов.

1. Eric Bogatin. Signal and Power Integrity — Simplified (2nd Edition) — Prentice Hall, 2009. — 740 с.

2. Stephen H. Hall, Howard L. Heck. Advanced signal integrity for high-speed digital designs — John Wiley & Sons, Inc, 2009. — 668 c.