Разработка функциональной электрической схемы кодека сск

Кодер:

Для построения КРИ — 1/7 будем использовать два RG (последовательный — RG1 (зависимость между выходами и входами для которого можно представить следующей формулой:) и RG2 — параллельный); блок формирования тактовых частот, представляющий собой двоичный счётчик и дешифратор. Последовательный и параллельный RG должны содержать по k0=7 ячеек памяти. Функциональная электрическая схема КРИ — 1/7 представлена на рисунке 4.1. КРИ декодера строится по такому же принципу, но необходимо отметить то, что сброс будет происходить по спаду каждого 7-ого такта, т.к. на выходе RG1 у нас 7 подпотоков.

Рисунок 4.1 Временные диаграммы, поясняющие принцип работы КРИ — 1/7.

Рисунок 4.2 Временные диаграммы, поясняющие принцип работы КРИ — 1/7.

Для описания принципа работы КРИ приведены временные диаграммы (рисунок 4.2) построенные для контрольных точек, отмеченных цифрами (рисунок 4.1). Отметим, что при построении временных диаграмм, необходимо учесть то, что счётчик работает по отрицательному фронту (по спаду), а данные считываются по переднему фронту тактовой последовательности.

Функциональная электрическая схема ФПСк (ФПСд) выполняется в виде схем умножения полиномов (многочленов) и реализуется в виде регистров сдвига (RG) со встроенными сумматорами по модулю два. Принцип построения ФПСк предложенный Дж. Месси целесообразнее использовать в нашем случае, т.к., т. е. является высокоскоростным ССК.

На основании данных рассчитанных во втором разделе построим ФПСк.

.

.

.

.

.

.

.

Сдвиговый регистр RG будет содержать ячеек памяти и.

сумматоров по модулю два; выходной сумматор по модулю два является многовходовым, а именно имеет входов.

Нумерация ячеек памяти сдвигового регистра ФПСк ведется справа налево. Места включения сумматоров по модулю два определяются ненулевыми членами порождающих полиномов. Функциональная электрическая схема ФПСк приведена на рисунке 4.3.

КОИ-8/1 кодера ССК целесообразно выполнять в виде синхронного мультиплексора. Формирователь сигналов управления может быть выполнен в виде двоичного счетчика с дешифратором.

Для кодера ССК с R=7/8 функциональная электрическая схема КОИ8/1 имеет следующее построение (рисунок 4.4), а временные диаграммы, поясняющие принцип работы КОИ-8/1, приведены на рисунке 4.5.

Рисунок 4.4 Функциональная схема блока КОИ-8/1.

Отметим, что при построении временных диаграмм, необходимо учесть то, что счётчик работает по отрицательному фронту (по спаду), а данные считываются по переднему фронту тактовой последовательности (Рисунок 4.5).

Рисунок 4.5 Временные диаграммы, поясняющие принцип работы КОИ — 8/1.

Декодер:

Блоки КРИ, КОИ и ФПСк декодера строятся аналогичным образом как и для кодера.

Функциональная схема КО представлена на рисунке 4.6.

КО — корректор ошибок декодера выполняется в виде регистров сдвига, каждый из которых содержит ячеек памяти. На выходе каждого RG корректора ошибок включается сумматор по модулю два, на второй вход которого поступает сигнал коррекции с выхода порогового элемента анализатора синдромной последовательности декодера. Информационные символы с выхода регистров КО поступают на соответствующие входы КОИ декодера.

Рисунок 4.6 Функциональная схема блока КО Информационные символы с выходов RG КО поступают на соответствующие входы КОИ декодера.

Формирователь синдромной последовательности ФПСк представляет собой сумматор по модулю два, на входы которого поступают и. Выход сумматора подключается к АСП.

Важнейшим функциональным блоком декодера ССК с алгоритмом ПД является АСП, который может быть выполнен в виде последовательного RG, содержащего m ячеек памяти, с нумерацией ячеек памяти справа налево, и (J-1)*k0 встроенных сумматоров по модулю два.

В состав АСП входят k0=7 ПЭ, имеющие по J=4 входа. Места включения сумматоров по модулю два в регистре и подключение входов ПЭ определяются ненулевыми членами порождающих полиномов.

Пороговое декодирование ССК будем выполнять с использованием обратной связи в АСП. Ошибки, исправляемые в очередном блоке, могут влиять на символы синдромов, соответствующих последующим блокам, поскольку свёрточные коды непрерывны. И, для того чтобы декодер смог полностью реализовать свои корректирующие возможности, следует исключить влияние этих ошибок. Вот для чего вводится обратная связь. В этом случае одновременно с коррекцией информационных символов будет производиться коррекция синдромных символов, записанных в регистр АСП и принимавших участие в определении достоверности декодируемых информационных символов. Функциональная схема АСП с ФСП приведена на рисуноке 4.8.

Пороговый элемент конструктивно будет представлять собой мажоритарный элемент, для разработки схемы которого воспользуемся следующей таблицей истинности:

Таблица 1 Таблица истинности порогового элемента.

Запишем мажоритарную функцию по ТИ и минимизируем её:

Построим по полученной функции схему порогового элемента, которая представлена на рисунке 4.7.

Рисунок 4.7 Функциональная электрическая схема ПЭ.