Разработка фильтра для доплеровского измерителя скорости и угла сноса

• Введение
• 1. Обзор и анализ аналогичных систем
• 1.1 Обзор существующих устройств
• 1.2 Анализ требований к разрабатываемому устройству
• 2. Теоретические основы реализации цифровой фильтрации
• 3. Реализация математической модели фильтра в пакете MATLAB
• 3.1 Основы проектирования фильтров в MATLAB
• 3.2 Расчет коэффициентов фильтра
• 3.3 Реализация ДПФ-модулированных банков фильтров
• 4. Практическая реализация банка цифровых фильтров
• 4.1 Структура и описание ПЛИС
• 4.2 Особенности САПР ПЛИС
• 4.3 Расчет и реализация банка цифровых фильтров в среде Quartus II v.8.1
• 5. Тестовые испытания
• 6. Экономическая часть
• 6.1 Экономическое обоснование
• 6.2 Расчет затрат на материалы
• 6.3 Амортизация спецоборудования для научных и экспериментальных работ
• 6.4 Расчет основной заработной платы
• 6.5 Расчет дополнительной заработной платы
• 6.6 Расчет накладных расходов
• 7. Ресурсо — и энергосбережение
• 8. Охрана труда
• 8.1 Введение
• 8.2 Производственная санитария
• 8.3 Пожарная безопасность
• 9. Защита населения и объектов от чрезвычайных ситуаций
• Заключение
• Список использованной литературы

Доплеровский измеритель скорости и угла сноса (ДИСС) представляет собой радиолокационную станцию, предназначенную для автоматического непрерывного измерения и индикации составляющих вектора скорости, модуля путевой скорости, угла сноса и координат местоположения летательного аппарата (ЛА) автономно или в комплексе с навигационным оборудованием.

Измеритель работает при полете над любым видом поверхности независимо от оптической видимости и времени года. ДИСС является источником важнейшей навигационной информации при полетах над безориентирной местностью. Работа прибора основана на эффекте Доплера, т. е. изменении частоты отраженных от движущегося объекта электромагнитных колебаний.

По назначению выделяют самолетные и вертолетные доплеровские измерители.

Функционально ДИСС включает в себя приёмопередатчик с антеннами, блок фильтрации, блоки выделения разностных сигналов и измерения их частоты, блоки вычисления векторов скорости, устройства индикации и сопряжения с навигационным оборудованиям.

Блок фильтрации осуществляет предварительную обработку сигналов. Современные системы ДИСС работают на частотах в несколько гигагерц, чтобы произвести предварительную обработку сигналов необходимо перенести спектр в низкочастотную (НЧ) область, посредством двойного преобразования частоты. В данном дипломном проекте разрабатывается фильтр для полосы отклонения от рабочей частоты.

В современных системах ДИСС все шире применяются цифровые системы обработки информации. В частности, функции корреляции и выделения сигналов стремятся реализовать на одном процессоре, входной сигнал для которого является цифровым, соответственно, требует оцифровки на последнем этапе преобразования частоты. Эту функцию удобно совместить с функцией фильтрации рабочей полосы частот, т. е. реализовать цифровой фильтр (ЦФ).

В узком смысле цифровой фильтр — это частотно-избирательная цепь, обеспечивающая селекцию цифровых сигналов по частоте. После выполнения цифровой фильтрации выделяется сигнал, несущий нужную информацию в виде, удобном для последующей обработки.

Частоты, на которых работают цифровые фильтры, нередко достигают нескольких сотен мегагерц и более, с другой стороны ширина полос фильтров может быть достаточна велика. Это ведет к увеличению объема вычислений, а значит, и к резкому росту аппаратных затрат. Для того чтобы свести к минимуму возможные потери информации и повысить качество ее обработки, цифровые фильтры должны обеспечивать возможность быстрой работы с большими блоками данных. Одним из вариантов решения этой задачи является использование банка цифровых фильтров.

Физически система цифровой обработки сигналов (ЦОС) представляет собой процессор, который в соответствии с заданным алгоритмом под управлением программы осуществляет вычислительные операции с цифровыми сигналами, т. е. последовательностями цифровых кодов, соответствующих, например, отсчетам цифрового измерителя (датчика) или оцифрованного аналогового сигнала.

В настоящее время можно выделить три основных класса ЦОС-устройств — универсальные процессоры (УП), сигнальные процессоры, или процессоры цифровой обработки сигнала (DSP), и устройства цифровой обработки сигнала на основе программируемых пользователем вентильных матриц (FPGA). Последние — одна из разновидностей специализированных микросхем (ASIC). В конце 1980;х — начале 1990;х годов DSP — микропроцессоры, специально разработанные для цифровой обработки сигналов, по своим характеристикам существенно превосходили традиционные УП. Но в последнее время различие между этими двумя классами процессоров практически исчезает, и сегодня многие УП выполняют серьезные задачи цифровой обработки сигнала. Все чаще предпочтение перед специализированными ASIC-микросхемами отдается перспективным ЦОС-устройствам на основе FPGA с гибкой архитектурой, высоким уровнем параллелизма работы и достаточно высокой производительностью, особенно при разработке систем, выпускаемых малыми или средними сериями.

Актуальность темы

дипломного проекта объясняется стремлением к уменьшению аппаратных затрат на ЦОС, увеличению точности и быстродействия работы ЦФ. В качестве основы для проектирования ЦФ выбирались аналоговые фильтры, которые используются в системах ДИСС-7, ДИСС-013. Цифровой фильтр реализуется на основе ПЛИС фирмы Altera семейства Cyclone II. Решающим фактором выбора элементной базы устройства цифровой обработки сигналов стало: быстродействие, производительность, низкое энергопотребление, цена. Также можно было реализовать цифровой фильтр на основе DSP, но разработка на основе FPGA выигрывает в ценовом факторе и низком энергопотреблении.

Целью дипломного проекта является разработка фильтра для системы ДИСС-7, несущая частота которой составляет 13 325 МГц, а ширина полосы 50 МГц. После переноса спектра в НЧ область рабочая частота системы ДИСС будет составлять 25 МГц, а рабочий диапазон от 0 до 50 МГц.

Для достижения данной цели необходимо решить следующие задачи:

проанализировать ныне существующие типы банков цифровых фильтров и выбрать конкретный тип для разрабатываемого цифрового фильтра;

произвести построение математической модели фильтра;

произвести практическую реализацию цифрового фильтра посредством специализированного ПО фирмы Altera (Quartus II);

провести тестовые испытания;

рассчитать стоимость затрат на разработку цифрового фильтра для системы ДИСС.

1. Обзор и анализ аналогичных систем

1.1 Обзор существующих устройств

Обзор и анализ существующих моделей фильтров для систем ДИСС затруднителен в связи с тем, что данная область знаний является закрытой для широкого круга специалистов, поэтому оценить параметры, качество и особенности реально существующих фильтров не представляется возможным. С учетом этого для сравнительного анализа разрабатываемого цифрового фильтра для системы ДИСС использован DSP модуль для обработки радиолокационных сигналов на основе TMS320C5410A и Altera Cyclone EP1C6T144. DSP модуль представляет собой эффективную систему управления транспортными потоками на автомагистралях и обеспечивает:

1) Ввод аналоговых сигналов по 2-м каналам и их одновременное преобразование в цифровую форму с точностью 12 бит и частотой дискретизации до 50 МГц. Частота дискретизации и моменты взятия отсчетов для каждого из каналов задаются независимо;

2) Предварительную цифровую обработку сигналов на частоте дискретизации, выполняемую на ПЛИС;

3) Передачу результатов предварительной обработки из ПЛИС в ЦПОС со скоростью 20 Мбит/с;

4) Основную цифровую обработку сигналов, выполняемую на ЦПОС;

5) Выдачу низкоскоростных управляющих сигналов по 8 цифровым оптически изолированным линиям;

6) Выдачу высокоскоростного управляющего сигнала по 1 цифровой линии;

7) Работу в составе локальных сетей с интерфейсами RS232 и 100 Мбит/с Ethernet;

8) Дистанционную замену программ ЦПОС и ПЛИС, и отладку программ ЦПОС и ПЛИС по интерфейсу JTAG;

9) Рабочий диапазон температур — 40 …+85°С.

ПЛИС (Altera Cyclone EP1C6T144I7), использованная в данном модуле, выполняет предварительную цифровую обработку сигнала в реальном масштабе времени. В ПЛИС реализованы корреляторы, полосовые фильтры, схема синхронизации, формирование тактовых сигналов для АЦП, интерфейс связи с ЦПОС. Фильтры для каждого канала дальности реализованы по многокаскадной схеме с понижением частоты дискретизации с 50 МГц до 4. После понижения частоты дискретизации отсчеты сигналов передаются в ЦПОС для спектрального анализа и дальнейшей обработки.

Данный модуль взят за аналог ввиду применения в нем ПЛИС для ЦОС.

1.2 Анализ требований к разрабатываемому устройству

Разрабатываемое устройство на ПЛИС по сравнению с вышеописанным модулем для обработки радиолокационных сигналов выполняет узкоспецилизированную задачу предварительной фильтрации линейно-частотно модулированного сигнала (ЛЧМ).

Проектируемый фильтр строится на основе банка цифровых фильтров, в котором входной сигнал, представленный последовательностью отсчетов, с помощью N различных цифровых субфильтров (каналов) разбивается на N подполос фильтрации, ширина которых значительно меньше рабочей полосы частот. Согласно заданию на дипломное проектирование число каналов выбрано равным 16, исходя из того, что увеличение количества каналов ведет к увеличению затрат ресурсов ПЛИС, а уменьшение ведет к снижению точности вычислений.

Поскольку в качестве основы для проектирования ЦФ выбраны фильтры, используемые в системе ДИСС-7, рабочая частота которого составляет 13 325ГГц±25МГц, то ширина полосы пропускания фильтра находится в пределах 0.50 МГц. Соответственно, частота дискретизации по теореме Котельникова должна превосходить максимальную частоту в полосы пропускания (50 МГц) минимум в 2 раза.

Исходя из вышесказанного к проектируемому фильтру предъявляются следующие требования:

а) 16 канальный банк цифровых фильтров;

б) ширина полосы пропускания 50 МГц;

в) частота дискретизации 102 МГц;

г) возможность изменения функциональности фильтра за счет перепрограммирования по интерфейсу JTAG;

д) рабочий диапазон температур — 40 …+125°С,.

2. Теоретические основы реализации цифровой фильтрации

Поскольку реализация цифровой фильтрации в широкой полосе частот требует как минимум двукратного увеличения частоты дискретизации относительно максимальной частоты полосы (согласно теореме Котельникова), то реализация ЦФ затруднена ограничением частоты дискретизации устройства ЦОС, поэтому используют банк фильтров.

Банк фильтров (БФ) — цифровое устройство, в котором входной сигнал, представленный последовательностью отсчетов, с помощью М различных цифровых фильтров разбивается на М различных канальных сигналов (для обработки некоторым способом каждого из них), из которых с помощью выходных фильтров и последующего суммирования образуется последовательность отсчетов выходного сигнала.

Основную идею построения системы анализа/синтеза сигналов с использованием банка фильтров раскрывает рисунок 2.1.

Рисунок 2.1 — Система анализа/синтеза сигналов на основе банка фильтров

Исходный сигнал разбивается при помощи фильтров анализа H_k (z), k=0,1.,M-1 на M субполосных составляющих, которые в идеальном случае в частотной области не перекрываются. Подобрав соответствующим образом набор фильтров синтеза F_k (z), k=0,1.,M-1, можно восстановить исходный сигнал из его субполосных компонент. Вследствие ограничения ширины спектра сигналов на выходе БФ можно уменьшить частоту дискретизации субполосных сигналов пропорционально уменьшению ширины спектра. Для понижения частоты дискретизации на стадии анализа и последующего повышения на стадии синтеза используются соответственно компрессоры и экспандеры частоты дискретизации. В случае, когда коэффициент прореживания в каждом канале равен отношению ширины спектра субполосного сигнала к ширине спектра исходного, т. е.

(2.1)

говорят о системе анализа/синтеза с полной децимацией. Таким образом, получается M сигналов, отражающих поведение исходного сигнала в каждом частотном поддиапазоне, которые представлены в сумме тем же количеством отсчетов, что и исходный сигнал. Каждый субполосный сигнал в отдельности может быть эффективно обработан по некоторому алгоритму b_k, k=0,1. M-1.

БФ разделяют на банки с равнополосными и неравнополосными каналами, ортогональные, биортогональные, двухканальные и многоканальные и т. д. Каждый фильтр банка цифровых фильтров образует канал. Поэтому говорят об M-канальном банке фильтров.

Сигнал в канале называется субполосой, отсюда название субполосная фильтрация или субполосное кодирование.

Равнополосная декомпозиция подразумевает одинаковый коэффициент децимации и одинаковую суммарную ширину полосы пропускания каждого канала. В этот класс цифровых БФ входят также банки с многокомпонентными фильтрами (имеющими более одной полосы пропускания).

В случае неравнополосных каналов коэффициенты децимации различны и в общем случае могут быть выражены в виде рационального числа

(2.2)

Дециматор (компрессор частоты дискретизации) — устройство, осуществляющее децимацию (прореживание) сигнала во времени. Децимация — операция, заключающаяся в исключении (пропуске) отсчетов входного сигнала, с порядковым номером, кратным коэффициенту децимации. Децимация в M раз обозначается обычно как: В частотной области это запишется как-то есть спектр выходного сигнала операции децимации содержит M копий «расширенного» в M раз спектра входного сигнала, как это показано на рисунке 2.2.

Рисунок 2.2 — Децимация сигнала в M раз

Как видно из рисунка 2.2, если сигнал неограничен полосой частот, то происходит наложение спектров копий, то есть алайзин (от англ. «aliasing»). Поэтому в банке фильтров перед децимацией выполняется НЧ-фильтрация. Совокупность фильтра и дециматора называется фильтром-дециматором.

Интерполятор — устройство, выполняющее действия, обратные децимации. Интерполяция — операция, заключающаяся во встраивании (добавлении) между отсчетами, чей порядковый номер кратен определенному числу, некоторой константы (обычно нуля). Интерполяция в M раз обычно обозначается как (M ^):

(2.3)

В частотной области это записывается как-то есть спектр выходного сигнала операции интерполяции содержит M копий «сжатого» в M раз спектра входного сигнала. Эти копии повторяются через. Для их устранения после интерполятора ставится НЧ-фильтр. Совокупность интерполятора и фильтра называется фильтром-интерполятором. Частота дискретизации входного сигнала снижается при помощи дециматора, а затем осуществляется процесс фильтрации, таким образом общая вычислительная сложность уменьшается пропорционально коэффициенту децимации. После окончания обработки субполосного сигнала в каждом банке фильтров частота дискретизации повышается при помощи интерполятора. Данные равенства (эквивалентные схемы включения) широко применяются для вывода различных соотношений и представлены на рисунке 2.3.

Рисунок 2.3 — Эквивалентные схемы включения фильтров-дециматоров и фильтров-интерполяторов [4]

Банк цифровых фильтров предназначен для разбиения входного сигнала на несколько подканалов.

В рассматриваемом случае банк фильтров — совокупность однотипных полосовых фильтров, перекрывающих весь исследуемый частотный диапазон.

Пусть исследуемая полоса:

(2.4)

где Fs — частота дискретизации входного комплексного сигнала.

Тогда центральная частота k-ого фильтра:

(2.5)

где K — число подканалов, равное числу фильтров;

k — номер канала фильтра;

— центральная частота фильтра прототипа.

Выходные отсчеты k-ого канала (фильтра) определяются следующей формулой:

(2.6)

Все полосовые фильтры получены из исходного ФНЧ сдвигами его частотной характеристики (входного сигнала) (рисунок 2.4). Такие сдвиги может обеспечить дискретное преобразование Фурье:

(2.7)

где K — количество отсчетов в выборке; k — номер гармоники, k = (0, K-1).

Рисунок 2.4 — АЧХ банка фильтров

Повторяя преобразования (2.7) на каждом текущем отсчете, получим:

(2.8)

что соответствует формуле (2.6), когда h (i) =1, i = (0, K-1). Теперь ДПФ (рисунок 2.5) можно рассматривать как набор из K полосовых фильтров:

(2.9)

где K — k-номер фильтра (канала).

Частотная характеристика, представленная на рисунке 2.5 имеет ряд существенных недостатков: растекание в боковые лепестки, наложение соседних каналов.

Рисунок 2.5 — Эффекты наложения и растекания ДПФ

Улучшить АЧХ возможно лишь при использовании стандартных окон Хеннинга, Хемминга, Хана, Блэкмена и т. д. Применение эти окон позволяют убрать боковые лепестки (растекание), но лишь за счет усиления эффекта наложения. Это объясняется тем, что во временной области все стандартные окна фактически сужают интервал анализа относительно исходного прямоугольного окна, что в частотной области приводит к обратному эффекту. Вывод прост: для того чтобы частотные характеристики каналов не перекрывались, интервал, на котором происходит взвешивание сигнала, должен быть больше интервала ДПФ-анализа. Фактически, нужно сначала сформировать взвешивающим окном желаемую форму частотной характеристики, а потом проводить ДПФ. Если снять ограничение на длину интервала взвешивания N = K и заменить его на более легкое — N = LхK, L = 2, 3, 4,…, то есть N больше, но кратно интервалу ДПФ-анализа, то подбором взвешивающего окна можно задать любую форму частотной характеристики фильтра. Это позволит обеспечить и отсутствие перекрытия соседних каналов, и максимально равномерную характеристику в полосе пропускания. Как показывают вычисления, для обеспечения перекрытия соседних каналов менее 5% при любом К длина окна N должна быть в 12−16 раз больше К. Чтобы вернуться к выбранной длине интервала ДПФ-анализа, взвешенную последовательность длины N = LхK разбивают на L блоков по K отсчетов, после чего эти блоки накладывают друг на друга и поэлементно суммируют. Каждый r-й отсчет наложенной последовательности, полученной в момент времени t, z_t (r) =z_t (K-i), i = (0, K-1), определяется выражением:

(2.10)

где N = LхK, n — номер блока, п = (0, L-1).

Далее над полученными К отсчетами проводится ДПФ. Поэлементное сложение блоков длины. К взвешенной последовательности допустимо, так как все используемые в ДПФ комплексные экспоненты укладываются в К отсчетах целое число периодов, поэтому каждый К-й отсчет умножается на одно и то же значение.

Отсчеты после ДПФ описываются выражением:

(2.11)

Фактически взвешивающее окно — это импульсная характеристика КИХ фильтра.

На практике обычно имеет место перекрытие АЧХ соседних каналов. Перекрытие вызвано тем, что невозможно получить идеально прямоугольную форму АЧХ взвешивающего окна. Это означает, что частотная полоса в каждом канале будет несколько шире, чем Fs/K. Следовательно, после децимации в К раз выходной сигнал будет искажен (рисунок 2.6).

Рисунок 2.6 — Иллюстрация эффекта наложения при децимации:

а) спектр исх. сигнала; б) спектр сигнала после децимации в 2 раза

Поэтому для устранения нежелательных эффектов децимации проводится следующее преобразования не через К, а через K/2 входных отсчетов, таким образом создается двукратный запас по частоте дискретизации выходного сигнала.

При проектировании банка цифровых фильтров с равнополосными каналами используется модель с полной модуляцией. Если банк основан на одном НЧ-фильтре-прототипе с конечной импульсной характеристикой (КИХ), то ширина полосы пропускания фильтра-прототипа определяет ширину каждого канала. Чтобы такой фильтр мог выделить полосу, соответствующую каждому каналу, необходимо сдвинуть спектр в область низких частот при помощи гетеродина (экспоненциального модулятора), а затем осуществить НЧ-фильтрацию фильтром-прототипом. После чего можно снизить частоту дискретизации субполосного сигнала без потери информации. Снижение частоты дискретизации осуществляет компрессор посредствам децимации, который удаляет М-1 отсчетов из каждой последовательности длиной M.

Максимальный коэффициент децимации равен количеству каналов K, таким образом, данный банк фильтров является максимально децимированным. Синтез осуществляется в обратной последовательности. Сначала увеличивается частота дискретизации. В экспандере между каждыми двумя отсчетами вставляются M-1 нулевых отсчетов. Затем осуществляется фильтрация субполосных сигналов с последующей модуляцией с целью перемещения субполосы в соответствующий частотный диапазон, который она занимала в исходном широкополосном сигнале. Суммирование выходов всех каналов синтезирующего банка фильтров дает восстановленный широкополосный сигнал, что представлено на модели ниже (рисунок 2.7).

Рисунок 2.7 — Модель ДПФ-модулированного банка фильтров, основанного на полной модуляции

НЧ-фильтр-прототип может быть спроектирован стандартными методами, такими как синтез при помощи взвешивающих окон, частотной выборки и т. д. Частота среза фильтра-прототипа определяет количество каналов и их ширину, так как вся полоса может быть поделена на K равных частей. Степень наложения субполос ограничивается в соответствии с требованиями, налагаемыми областью применения конкретного банка фильтров.

Импульсная и частотная характеристика фильтра для каждого канала определяется следующим образом:

(2.12),

(2.13)

Система характеризуется равномерным размещением полос с шагом

(2.14)

Непосредственная реализация такой схемы банка фильтров является крайне неэффективной. В каждом канале при большой частоте дискретизации осуществляется свертка с импульсной характеристикой фильтра-прототипа, что приводит к значительному увеличению вычислительных затрат, которые можно снизить путем снижения частоты дискретизации. Ключом для построения эффективной структуры является полифазная декомпозиция фильтра-прототипа. Она основывается на разбиении, децимации, группировании коэффициентов фильтра на подгруппы, называемые полифазными фильтрами.

(2.15)

Такое группирование полифазных фильтров может быть поделено между каналами, что изображено на рисунках 2.8 и 2.9

Рисунок 2.8 — Полифазная структура канала максимально децимированного банка анализа

Оценка субполосных сигналов осуществляется после модуляции, реализуемой при помощи ДПФ, вычислительную сложность которого можно ограничить, используя алгоритмы БПФ.

В Приложении, А представлены структурные схемы ДПФ-модулированных банков фильтров анализа и синтеза.

На основе приведенных выше теоретических сведений в данном дипломном проекте разрабатывается цифровой фильтр на основе ДПФ-модулированных банков анализа и синтеза с равнополосными каналами. Число каналов ЦФ составляет 16, т.к. обеспечивается оптимальное распределение ресурсов ПЛИС и выполнение поставленной задачи. Ширина канала составляет 3.125 МГц.

3. Реализация математической модели фильтра в пакете MATLAB

3.1 Основы проектирования фильтров в MATLAB

Для построения фильтра-прототипа и расчета коэффициентов проектируемого фильтра использована среда Matlab.

В пакете Signal Processing, входящем в Matlab, имеется две графических среды, позволяющих рассчитывать и анализировать дискретные фильтры: FDATool (Filter Design & Analysis Tool) и блок работы с фильтрами, входящий в среду SPTool. В среде FDATool поддерживается больше методов синтеза; в SPTool имеется возможность ручного графического редактирования расположения нулей и полюсов функции передачи фильтра.

Окно программы FDATool, показано на рисунке 3.1.1

Расчет фильтра начинается с задания требуемых параметров на вкладке Design Filter (см. рисунок 3.1.1). Тип синтезируемой АЧХ выбирается с помощью переключателя Filter Туре. Возможны следующие варианты: Lowpass (ФНЧ), Highpass (ФВЧ), Bandpass (полосовой фильтр), Bandstop (режекторный фильтр). Выбор пятого положения переключателя позволяет использовать раскрывающийся список, в котором перечислены более сложные варианты: Differentiator (дифференцирующий фильтр), Hilbert Transformer (преобразователь Гильберта), Multiband (многополосный фильтр), Arbitrary Magnitude (произвольная АЧХ) и Arbitrary Group Delay (произвольная групповая задержка).

Рисунок 3.1.1 Окно программы Filter Design & Analysis Tool

Выбрав категорию синтезируемой АЧХ, следует выбрать тип синтезируемого фильтра, установив переключатель, расположенный в разделе Design Method, в положение IIR (рекурсивный) или FIR (нерекурсивный). Каждому положению переключателя соответствует список возможных методов синтеза. Состав этого списка меняется в зависимости от выбранного типа АЧХ. Например, при синтезе фильтра с произвольной зависимостью групповой задержки от частоты (Arbitrary Group Delay) переключатель автоматически установится в положение IIR, а в списке будет доступен всего один метод — метод минимизации р-нормы ошибки (Constrained Least Pth Norm). В случае синтеза АЧХ четырех простейших типов набор возможных методов синтеза значительно шире:

нерекурсивные фильтры (FIR). Здесь доступны следующие методы:

а) Equiripple — синтез фильтров с равномерными пульсациями АЧХ методом Ремеза;

б) Least-Squares — минимизация среднеквадратического отклоне-ния АЧХ от заданной;

в) Window — синтез с использованием весовых функций (окон);

рекурсивные фильтры (IIR). Здесь доступны четыре варианта синтеза по различным аналоговым прототипам методом билинейного Z-преобразования:

а) Butterworth — синтез фильтра Баттерворта;

б) Chebyshev Type I — синтез фильтра Чебышева первого рода;

в) Chebyshev Type II — синтез фильтра Чебышева второго рода;

г) Elliptic — синтез эллиптического фильтра.

В разделе Filter Order указывается требуемый порядок фильтра или устанавливается переключатель в положение Minimum order (наименьший возможный порядок). В разделе Frequency Specifications и Magnitude Specifications необходимо ввести частоту дискретизации Fs, граничные частоты полосы пропускания и полосы задерживания (Fpass и Fstop), допустимые затухания в полосе пропускания и в полосе задерживания (Apass и Astop). После задания всех параметров нажимается кнопка Design Filter и производится расчёт коэффициентов фильтра, после чего можно просмотреть характеристики синтезированного фильтра.

3.2 Расчет коэффициентов фильтра

Фильтр рассчитывается с частотой дискретизации 102 МГц и частотой среза 50 МГц. Тип фильтра — ФНЧ, с конечной импульсной характеристикой (FIR). Полоса пропускания равна — диапазон частот (50 МГц), Число коэффициентов фильтра (порядок фильтра) — 768 (16*48), т.к. при проектировании фильтра была экспериментально получена оптимальная длина полосы, равная 48.

В результате получается фильтр с параметрами и АЧХ показанными на рисунке 3.2.1.

После расчёта коэффициенты фильтра экспортируются через меню File - Export to - Coefficient File, в Options выбирается формат Binary и экспортируется в файл h. fcf, который приведен в приложении Б.

В дальнейшем этот файл будет использоваться как подключаемый в проект программной реализации фильтра.

Рисунок 3.2.1 — Расчет коэффициентов фильтра

3.3 Реализация ДПФ-модулированных банков фильтров

Исходя из блок-схем показанных на рисунках 2.7 — 2.10 можно построить математическую модель банка фильтров, используя функции пакета MATLAB.

Функция анализатора — dft01a (x, K, M, h), где

x — анализируемый сигнал,

K — количество каналов,

M — коэффициент децимации,

h — коэффициенты фильтра-прототипа.

На выходе функции — X — матрица с сигналами каналов банка фильтра.

Основные этапы выполняемые функцией анализатора:

1) Формирование сигнала модуляции (гетеродин).

2) Модуляция входного сигнала — получение канальных сигналов.

3) НЧ-фильтрация каналов.

4) Децимация канальных сигналов.

Функция синтезатора — dft01s (X, M, h), выполняет действия обратные функции анализатора, на входе функции X — матрица с сигналами каналов, M — коэффициент интерполяции, h — коэффициенты фильтра-прототипа.

Основные этапы выполняемые функцией синтезатора:

1) Определение количества каналов по размеру матрицы с сигналами каналов.

2) Добавление нулевых отсчетов.

3) Подготовка фильтра.

4) Фильтрация каналов.

5) Формирование коэффициентов модулятора (гетеродина).

6) Модуляция.

7) Суммирование выходов всех каналов и получение синтезированного сигнала.

Так как прямая реализация уступает в эффективности полифазной, то необходимо провести подробный анализ полифазной реализации банков фильтров. Функция анализатора полифазной реализации, с максимальной децимацией — dft02a (x, K, h), где

x — анализируемый сигнал,

K — количество каналов,

h — коэффициенты фильтра-прототипа.

На выходе функции — X — матрица с сигналами каналов цифрового банка фильтра.

Основные этапы выполняемые функцией анализатора:

1) Сортировка входных отсчетов сигнала на каналы — децимация. Осуществляется при помощи функции reshape, которая преобразует вектор входных отсчетов в матрицу, последовательно заполняя её сверху вниз, справа налево.

2) Разбиение фильтра-прототипа на полифазные фильтры. Осуществляется при помощи функций reshape и flipud, последняя функция переворачивает матрицу (от англ. flip up down).

3) Полифазная фильтрация каналов. Осуществляется функцией filter.

4) Модуляция посредствам ДПФ. Осуществляется функцией fft.

Функция синтезатора полифазной реализации — dft02s (X, h), как и для прямой реализации, выполняет действия обратные функции анализатора, на входе функции X — матрица с сигналами каналов, h — коэффициенты фильтра-прототипа.

Основные этапы выполняемые функцией синтезатора:

1) Определение количества каналов.

2) Обратное ДПФ, осуществляется функцией ifft.

3) Разбиение фильтра-прототипа на полифазные фильтры.

4) Полифазная фильтрация каналов

5) Синтезированный сигнал — интерполяция.

В Приложении В представлен листинг алгоритмов реализации банков цифровых фильтров в среде Matlab.

На рисунке 3.3.1 (Приложение Г) представлен алгоритм реализации банка цифровых фильтров в среде MATLAB.

Рисунок 3.3.1 — Структура алгоритма реализации банка цифровых фильтров в среде MATLAB

В качестве входного сигнала используется ЛЧМ сигнал, так как этот сигнал используется в системе ДИСС в качестве зондирующего и по его форме и спектру легче оценить воздействие на него банка фильтров.

Линейно-частотная модуляция (ЛЧМ) сигнала — это вид частотной модуляции, при которой частота несущего сигнала изменяется по линейному закону.

Изменение частоты f (t) внутри импульсов с ЛЧМ происходит согласно формуле:

(3.3.1)

где — центральное значение несущей частоты;

— база (крутизна изменения частоты) ЛЧМ сигнала;

— длительность сигнала;

— максимальное и минимальное значение частоты радиосигнала.

Фаза сигнала с ЛЧМ определяется как:

(3.3.2)

Тогда ЛЧМ сигнал описывается следующим выражением:

(3.3.3)

где — амплитуда; - начальная фаза.

Основные параметры разрабатываемого банка ЦФ:

Частота дискретизации fs=102 МГц;

Количество каналов k=16;

Количество коэффициентов фильтра прототипа n=768.

4. Практическая реализация банка цифровых фильтров

4.1 Структура и описание ПЛИС

В настоящее время существует большое количество производителей ПЛИС (Altera, Xilinx, Actel, Atmel, Gray, National Instuments и др.), но лидерами в производстве ПЛИС являются фирмы Altera и Xilinx.

При выборе элементной базы ПЛИС учитываются следующие факторы:

· быстродействие,

· низкая стоимость,

· более совершенное программное обеспечение (ПО).

Продукты фирмы Altera имеют более совершенное ПО (Quartus II), чем продукты фирмы Xilinx (ISE). Поэтому используется ПЛИС Altera. В таблице 4.1.1 представлены сравнительные характеристики семейств Cyclone.

Таблица 4.1.1 — Сравнительные характеристики семейств Cyclone

Выбор элементной базы ПЛИС производится между семейством Cyclone и Cyclone II, т.к. производительности этих СБИС вполне хватит для реализации поставленной задачи. Если сравнивать производительность наилучшей модели первого поколения Cyclone и младшую модель второго поколения, то стоимость младшей модели Cyclone II будет значительно ниже. Разработка банка цифровых фильтров будет основана на ПЛИС фирмы Altera семейства Cyclone II.

Семейство Cyclone II — второе поколение дешевых FPGA фирмы Altera. Они на 30% дешевле и в три раза более емкие, чем микросхемы первого поколения. Данные ПЛИС выпускаются на 300-мм пластинах по 90-нм технологическому процессу (в то время как Cyclone — по технологии 130 нм) с напряжением питания ядра 1.2 В. Cyclone II имеют также и больше функциональности, в том числе, встроенные умножители, поддержку большего числа стандартов ввода/вывода, интерфейсов с новыми устройствами памяти. Они содержат до 68 тысяч логических элементов, до 622 пользовательских линий ввода/вывода и до 1.1 Мбит встроенной памяти в различных конфигурациях, включая двухпортовые и однопортовые RAM, ROM и FIFO. Особенностью семейства Cyclone II является наличие встроенных умножителей 18×18, каждый из которых может использоваться как два умножителя 9×9. Блоки ввода/вывода микросхем Cyclone II поддерживают различные стандарты, в том числе и дифференциальные. Для семейства Cyclone II оптимизировано уже более 40 IP-компонент от Altera и AMPP (Altera Megafunction Partners Program).

Отличительные особенности:

1) Архитектура семейства Cyclone II содержит от 4608 до 68 416 логических элементов;

2) М4К встроенные блоки памяти;

3) До 1.1 Мбит встроенной RAM памяти;

4) Тактовая частота 260 МГц;

5) Встроенные умножители;

6) Поддержка дифференциальных быстродействующих каналов, включая LVDS (311 MbPS), mini-LVDS, RSDS, LVPECL;

7) Поддержка быстродействующей внешней памяти, включая DDR2, DDR и SDR SDRAM;

8) Питание портов I/O 1.5, 1.8, 2.5 или 3.3 В;

9) Поддержка интерфейса JTAG;

10) До четырех ФАПЧ (PLL) на микросхему с умножением частоты и сдвигом фаз;

11) Питание ядра 1.2 В. — удалить!

Обзор семейства Cyclone II представлен в таблице 4.1.2.

Таблица 4.1.2 — Обзор семейства Cyclone II.

Для реализации цифрового фильтра для системы ДИСС выбрана СБИС EP2C35F484I8. Обозначение СБИС состоит из следующих составных частей и обозначает:

EP2C — Altera Cyclone второго поколения;

35 — Примерно 35 000 логических элементов;

F — Тип корпуса: F = fineline (1,0 mm) BGA;

484 — Количество выводов корпуса;

I — Рабочая температура: Industrial (-40. +125°С);

8 — Градация быстродействия: 6, 7,8.

На рисунке 4.1.1 представлена обобщенная структура Cyclone II EP2C35.

Рисунок 4.1.1 — Обобщенная структура Cyclone II EP2C35

Как видно из рисунка 4.1.1 EP2C35 состоит из блоков ОЗУ М4К (M4K Blocks), встроенных умножителей (Embedded Multipliers), ФАПЧ (фазовая автоподстройка частоты) (PLL), блоков логических элементов (logic array), элементов ввода-вывода (IOEs).

Самым наименьшим элементом в архитектуре Cyclone II является логический элемент (LE). Основу логических элементов составляет функциональный генератор (Look-Up Table — LUT).

Логический элемент Cyclone II может работать в различных режимах:

1. Нормальный режим используется для задач общей логики и комбинационных функций;

2. Арифметический режим используется для того, чтобы осуществить сумматоры, счетчики, аккумуляторы и компараторы.

16 логических элементов (LEs) образуют блоки логических элементов (Logic Array Blocks).

Cyclone II имеет 4 банка портов ввода/вывода. Каждый банк имеет свое питание VCCIO, поддерживает много стандартов с одинаковым уровнем питания и имеет вывод двойного назначения VREF. На рисунке 4.1.2 представлена структура банков ввода/вывода.

Рисунок 4.1.2 — Структура банков ввода/вывода Cyclone II

По своей архитектуре микросхемы FPGA построены с использованием памяти Static RAM, то есть при каждом включении требуют «загрузки» выполняемой программы, следовательно, для работы фильтра потребуется наличие конфигурационного ПЗУ. Конфигурационные ПЗУ предназначены для загрузки статической памяти FPGA.

EP2C20F256I8 использует конфигурационное ПЗУ EPCS4 - Flash микросхема. Она может программироваться в системе с использованием кабеля Byteblastertm II Download Cable или использовать специальный блок Altera Programming Unit (APU). EPCS4 имеют четырехпроводной интерфейс: (DCLK), Serial Data Output (DATA), AS Data input (ASDI) и Chip Select (Ncs). DCLK генерируется Cyclone FPGA (14−20 МГц).

4.2 Особенности САПР ПЛИС

Программное обеспечение Altera Quartus II предоставляет полную мультиплатформенную среду проектирования, которая может быть легко перенастроена под конкретные требования. Это идеальная среда для проектирования на основе ПЛИС законченных систем на кристалле (SOPS). Программное обеспечение Quartus II включает в себя средства для всех фаз проектирования с применением ПЛИС как FPGA, так и CPLD структур.

Порядок работы с ПО Altera Quartus II включает следующие основные этапы:

1) Техническое задание;

2) Ввод описания проекта (поведенческое или структурное);

3) Моделирование (функциональное);

4) Синтез:

а) Преобразование описания проекта в схему на заданной элементной базе;

б) Оптимизация схемы с учётом ограничений по быстродействию и занимаемой площади ПЛИС;

5. Разводка и размещение внутренних ресурсов ПЛИС с учётом наложенных ограничений по быстродействию и занимаемые ресурсы;

6. Временной анализ — проверка соответствия созданной ПЛИС условиям быстродействия ТЗ;

7. Моделирование на вентильном уровне;

8. Тестирование и отладка ПЛИС в составе системы (ISP, JTAG, Signal tap).

Для выполнения задания на дипломное проектирование необходимо последовательно выполнить указанные этапы, за исключением этапа тестирования и отладки, который не входит в задачи данного дипломного проекта.

В рамках пакета Quartus II создается проект схемным способом — (схемный, текстовый, комбинированный ввод проекта). Для создания сложных проектов существуют интегрированные средства помощи Mega Wizard & SOPC. Особенностью среды Quartus II является наличие системы синтеза, системы размещения внутренних ресурсов и разводки ПЛИС, системы моделирования, системы временного анализа и анализа потребляемой энергии, системы интеграции с другими САПР, средств оптимизации быстродействия LogicLock, интегрированных средств разработки ПО для микро-ЭВМ.

При схемном вводе описания проекта могут использоваться:

1) Простейшие логические элементы;

2) Параметризируемые модули;

3) Мегафункции Altera;

4) Ранее созданные компоненты (тестовым и др. способами).

В качестве аппаратурных языков описания схем, реализуемых в ПО Quartus II, используются языки VHDL или Verilog.

IP (Intellectual Property) ядра — логические блоки написанные на языках VHDL или Verilog, используются для сложных многокомпонентных проектов. Многие фирмы предлагают готовые, протестированные IP-ядра, реализующие различные алгоритмы и интерфейсы.

В состав IP входят мегафункции. Для задач цифровой фильтрации применяется мегафункция Mega Core FIR Compiler. Применение данной мегафункции позволяет быстро спроектировать цифровой фильтр исходя из заданных параметров.

4.3 Расчет и реализация банка цифровых фильтров в среде Quartus II v.8.1

Для начала работы в среде Quartus II необходимо создать новый проект (New Project Wizard). При создании проекта необходимо указать имя проекта, месторасположение проекта, тип ПЛИС, на котором будет выполнен проект.

Описание проекта будет реализовано на схемном вводе. В меню File->New-> Block Diagram/Schematic создается файл верхнего уровня для схемного описания проекта. Важно чтобы имя проекта совпадало с именем файла верней иерархии. Реализуемый проект состоит из двух блоков: фильтра-дециматора (фильтра-анализатора) и фильтра — интерполятора (фильтра-синтезатора). На примере рассматривается реализация фильтра-дециматора.

Для ускоренного создания проекта в появившемся окне необходимо нажать вкладку Symbol-> MegaWizard Plug-In Manadger.

Далее необходимо создать новую модель мегафункции. В следующем диалоговом окне необходимо указать путь и имя выходного файла, мегафункцию (FIR Compiler v8.1), а также следует выбрать семейство ПЛИС, на котором будет реализована данная мегафункция и язык описания (Verilog HDL). На рисунке 4.3.1 представлено диалоговое окно с необходимыми настройками.

Рисунок 4.3.1 — Диалоговое окно MegaWizard Plug-In Manadger

Далее в окне мегафункции Mega Core FIR Compiler на вкладке Parametrize, сосредоточены настройки фильтра. АЧХ и настройки фильтра изображены на рисунке 4.3.2.

Рис. 4.3.2 — АЧХ и коэффициенты фильтра-дециматора

Как видно из рисунка 4.3.2 настройки поделены на две составляющие: создание и генерация коэффициентов мегафункцией (Floating Coefficient Set) или импорт коэффициентов из среды Matlab (Imported Coefficient Set).

Для генерации коэффициентов мегафункцией (fircompiler) необходимо в окне FilterType выбрать тип фильтра (Low Pass). Порядок фильтра, определяется количеством коэффициентов фильтра (Coefficients). Во вкладке Window Type выбирается метод, по которому будет осуществлен синтез АЧХ проектируемого фильтра. Синтез АЧХ осуществляется только методом окон. Этот недостаток компенсируется возможностью загрузки коэффициентов проектируемого фильтра, полученных, с использованием среды FDATool, входящий в Matlab. Во вкладках Cuttof Freq.1 и Sample Rate указывается граничная частота и частота дискретизации соответственно (50МГц и 102 МГц).

На рисунке 4.3.3 показаны настройки проектируемого фильтра-дециматора.

Рис. 4.3.3 — Окно настроек проектируемого фильтра-дециматора на ПЛИС

Во вкладке Rate Specification осуществляется выбор типа фильтра: дециматора, интерполятора. Во вкладке Factor выбирается индекс децимации/интерполяции (соответствует количеству каналов). Также в настройках можно выбрать разрядность входной шины данных, способ представления входных данных: signed — десятичное число со знаком, unsigned — десятичное число без знака, тип структуры проектируемого фильтра (полностью параллельная, последовательная), указать где будут храниться коэффициенты.

Далее проводится графический анализ влияния ошибок квантования коэффициентов фильтра на его АЧХ. Ошибки квантования — представление коэффициентов фиксированным набором битов, например 16 бит. Операции сложения и вычитания в формате с фиксированной запятой не приводят к необходимости округления результатов — они могут лишь вызвать переполнение. В отличие от сложения умножение чисел с фиксированной запятой приводит к увеличению числа значащих цифр результата и, следовательно, к необходимости округления. Если результат умножения по модулю не превышает единицы, то применение формата с плавающей запятой даст большую точность.

Однако операции сложения в формате с плавающей запятой могут приводить к потере точности. В данном случае выбирается опция преобразования из формата с плавающей запятой в формат с фиксированной запятой (закладка Floating point to fixed point conversion) c последующим масштабированием коэффициентов с точностью 16 бит. В соответствии с заданной точностью, мегафункция автоматически находит масштабный коэффициент.

На следующем этапе задается фактор интерполяции (или децимации) фильтра, если необходимо спроектировать интерполяционный или децимирующий фильтр (по умолчанию фактор задается равным 1). Следующий шаг — задание архитектуры проектируемого КИХ-фильтра (параллельная или последовательная) и конвейерных свойств фильтра: оптимизация по скорости работы (частоте) или по площади занимаемых ресурсов (число задействованных макроячеек) ПЛИС.

Реализация фильтра-интерполятора с помощью мегафункции будет аналогична.

Для создания входных и выходных выводов на разрабатываемой блок-схеме необходимо на панели инструментов выбрать вкладку Symbol. В левой части окна необходимо последовательно указать путь к библиотеке с нужными примитивами: altera/quartus81/libraries/primitives/pin/input. В правой части окна появится изображение выбранного примитива. В данном случае это входной вывод input. После нажатия клавиши ОК выбранный символ появится в основном поле программы. При таком вводе автоматически включается режим «Повторного ввода» (Repeat-insert-mode), при котором один символ можно вставить в несколько мест проекта. Введенный символ привязывается к курсору. Теперь при нажатии левой кнопки мыши символ вводится на указанное в данный момент место схемы. Далее его можно перевести в другое место схемы и там его аналогичным способом зафиксировать. Для завершения вставки достаточно нажать на клавиатуре клавишу ESC или на правую кнопку мыши.

Аналогичным образом вводятся все выводы, необходимые для создания проекта. После окончания ввода всех выводов необходимо перезаписать файл проекта.

Для данного проекта понадобится 3 входных вывода (вход для сброса, вход для синхроимпульса и вывод для входной последовательности) и один выходной вывод (для выходной последовательности).

После соединения всех выводов с функциональными блоками необходимо произвести компиляцию проекта, запустив полную компиляцию проекта, выбрав в меню «Обработка» (Processing) команду «Пуск компилятора» (Start Compilation). Компилятор пакета Quartus II состоит из ряда модулей, выполняющих следующие функции:

· проверка проекта на наличие ошибок;

· логический синтез;

· размещение и разводка проекта в ПЛИС;

· генерация выходных файлов для моделирования проекта;

· анализ временных характеристик;

· программирование.

В начале компиляции проекта из него извлекается информация об иерархических связях между составляющими его файлами, и описание проекта проверяется на наличие основных ошибок. Затем создается организационная карта проекта, и все файлы преобразуются в единую базу данных, с которой в последствие и будет работать система.

Компилятор создает файлы для программирования и конфигурирования ПЛИС фирмы Altera.

Промежуточные и окончательные результаты компиляции в системе Quartus II можно посмотреть в окне «Отчет о компиляции» (Compilation Report). На рисунке 4.3.4 представлен отчет о компиляции проекта.

Рисунок 4.3.4 — Отчет о компиляции проекта

Как видно из рисунка 4.3.4 данный проект занимает 52% логических элементов ПЛИС, что означает наличие незадействованных ячеек, а следовательно, посредством перепрограммирования ПЛИС можно дополнить список функций реализуемых на ПЛИС.

После компиляции проекта доступно моделирование (Simulation), которое позволяет определить реакцию разработанного проекта на заданное входное воздействие, то есть позволяет убедиться в правильности его функционирования.

На рис. 4.3.5 представлена структурная схема фильтра, полученного с помощью мегафункции.

Рис. 4.3.5 — Структурная схема фильтра

Цифровой банк фильтров имеет три входа и один выход. На вход clock подается последовательность синхроимпульсов, на вход reset единичный импульс для сброса предыдущих состояний ЦФ, на вход in_data [7.0] подается сигнал, подлежащий фильтрации. С выхода out_data [7.0] снимается отфильтрованный сигнал.

5. Тестовые испытания

В результате моделирования в среде Matlab получены следующие временные характеристики, изображенные на рисунках 5.1 и 5.2 соответственно. По оси ординат откладывается амплитуда нормированного сигнала, а по оси абсцисс время в наносекундах соответственно.

На вход банка цифровых фильтров подан идеализированный ЛЧМ сигнал, представленный на рис.

Рисунок 5.1 — Входной ЛЧМ сигнал

Рисунок 5.2 — Выходной ЛЧМ сигнал с удаленным шестым каналом

Как видно из рисунка 5.2 цифровой фильтр пропускает сигнал от 0 до с, что соответствует 50 МГц и не вносит изменений в состав ЛЧМ сигнала, что подтверждает работоспособность математической модели фильтра.

Исходными данными для моделирования в среде Quartus II являются внешние воздействия, заданные в виде некоторого входного вектора (набора кодовых слов). Подсистема моделирования (Simulator) пакета Quartus II, в соответствие с алгоритмом проекта, синтезирует выходные сигналы, соответствующие его реакции на заданное входное воздействие, которая очень близка к реакции запрограммированной ПЛИС. В типовых задачах разработчик задает наборы входных векторов и анализирует полученные в результате моделирования выходные сигналы.

В соответствии с поставленной задачей подсистема моделирования позволяет выполнить моделирование с учетом временных параметров реальной ПЛИС (Timing Simulation), позволяющее проверить не только правильность логического функционирования проекта, но и его работу с учетом реальных параметров выбранной ПЛИС в самых жестких условиях эксплуатации.

Файлы вектора входных воздействий в системе Quartus II будут задаваться в виде описания в графической форме (некоторых временных диаграмм) с использованием редактора временных диаграмм (Waveform Editor) — файлы *. vwf (Vector Waveform Files).