Разработка арифметико-логического устройства, выполняющего деление с восстановлением остатка, конъюнкция в прямом коде с признаком арифметического переполнения и с признаком нулевого результата с типом программируемой логики, единый формат микрокоманды, естественная адресация

В каждый момент времени t, отличный от начального, автомат способен воспринимать входной сигнал— произвольную букву входного алфавита и выдавать соответствующий выходной сигнал — некоторую букву выходного алфавита. Произвольные автоматы первого рода называют автоматами Мили, а частный случай автоматов второго рода, у которых сдвинутая функция выходов не зависит от второй переменной — автоматами Мура. Алгоритм автомата Мура представлен на рисунке 5. Рисунок 5 — Алгоритм автомата деления

Таблица 1 — Таблица для ПЗУТаблица 2 — Кодирование состояний

Схема управляющего автомата с выделенной адресной памятью представлена на рисунке 6, коды префиксных функций возбуждения приведены в таблице 3. Рисунок 6 — Структурная схема управляющего автомата

Таблица 3 — Префиксные функции управляющего автомата

На рисунке 7 представлена связь управляющего автомата с операционным автоматом. Рисунок 7 — Связь функций возбуждения автоматов.

4. Построение функциональной схемы АЛУДля построения функциональной схемы с минимальными затратами входные сигналы и состояния нужно закодировать. Таблица 4 — Кодировка состояний и выходных сигналов

Используем таблицу 4для построения шифратора

Запишем формулировки для в форме ДНФТеперь сведёмв таблицу 5 переходы с учётом кодировок. Таблица 5 — Переходы-выходы автомата с учётом кодировок

Используем приведенную таблицу 5 для построения таблицы 6 прошивки ПЗУ. Таблица 6 — Таблица прошивки ПЗУ системы управления

Функциональная схема устройства, реализующая алгоритм деления, представлена на рисунке 8. В схеме применяем мультиплексор 21, на вход которого подаются числа в прямом и обратном коде и в зависимости от определённых условий выбирается одно из двух чисел. В процессе работы контролируется делитель на равенство нулю, поэтому используемый мультиплексор должен иметь стробируемый вход. Сумматор складывает числа, которые пришли с выхода мультиплексора и регистра Am, результат заносится в регистр Am, который запоминает его, сдвигает влево в сторону старших разрядов и снова передает на сумматор. Так же старший разряд регистра подается на результирующий последовательно параллельный регистр Z, в котором происходит накопление результата. После нахождения результата число надо нормализовать и поэтому результирующий регистр кроме последовательного входа и параллельного вывода должен осуществлять сдвиг числа влево в сторону старших разрядов. После построения функциональной схемы выбираем по справочнику элементыи строим схему электрическую принципиальную. Так как часто в наличии и при ограничении одной серией ИМС имеется только четырехразрядный параллельный регистр, а необходим восьмиразрядный, то информационные входы/выходы двух четырех разрядных регистров включаем независимо и параллельно, а управляющие сигналы регистров необходимо соответственно соединить между собой. Выводы переполнения и прибавки логической"1″ в младший разряд, соединяем таким образом:

сигнал переполнения ИМС младших разрядов соединяем с входом «прибавки лог.

1 в младший разряд" ИМС старших разрядов. Рисунок 8 — Функциональная схема арифметико-логического устройства

Разработка принципиальной схемы АЛУПринципиальная схема арифметико-логического устройства представлена на рисунке 9. Два числа поступают на сумматор, который их суммирует и передает результат на регистр. В качестве сумматора используется микросхема К555ИМ6, а в качестве регистра К155ИР13 и К555ИР11 которые отличаются только разрядностью. Старший разряд регистра поступает на вход результирующего последовательно — параллельного регистра, в котором накапливается результат. В данной схеме в качестве результирующего регистра используется микросхема К531ИР24. Рисунок 9 — Схема электрическая принципиальная арифметико-логического устройства

Заключение

В настоящей курсовойработеразработано арифметико-логическое устройство с элементами памяти ПЗУ, выполняющее операцию деления впрямом двоичном коде. При разработке составлен алгоритм работы устройства, абстрактный автомат, таблица прошивки ПЗУ. В завершениепроделанной работы были построены функциональная и электрическая принципиальная схемы устройства. Также составлены таблицы: переходов, выходов автомата, кодирования сигналов автомата, структурная таблица переходов, выходов и функций возбуждения. Осуществлена реализация схемы управляющего автомата на микросхемах ТТЛ серии К555, обладающих высоким быстродействием и малым энергопотреблением. Список использованных источников

Глушков В. М. Синтез цифровых автоматов. М.: 1967

Самофалов К.Г. и др. Прикладная теория цифровых автоматов. К.: 1987

Савельев А. Я. Прикладная теория цифровых автоматов. М.: 1987

Справочник по интегральным микросхемам/Подред.Б. В. Тарабрина. — М.: Энергия, 1980

Каган Б.М., Сташин В. В. Основы проектирования микропроцессорных устройств автоматики. М.: 1987

Шило В. Л. Популярные цифровые микросхемы: Справочник. — М.: Радио и связь, 1988. — 352 с. Зубчук В. И., Сигорский В. П., Шкуро А. Н. Справочник по цифровой схемотехнике. — К.: Техника, 1990. — 448 с. Электронный справочник: Шульгин О. А., Шульгина И. Б. — Справочник по цифровым логическим микросхемам (часть 1).