Вычислительная техника и информационные технологии
Количество триггеров в памяти КА зависит от длины рабочего цикла автомата, которая определяется структурой OA (рис. 1), а также алгоритмом и программой расчетов. На каждом j-м тактовом интервале (j-1)∙Т≤ t ≤ jT состояние aj (t) КА отождествляется с индивидуальной комбинацией сигналов Q1(t),…, Qn (t) на прямых выходах триггеров Т1, …, Тп памяти КА и характеризуется определенной комбинацией… Читать ещё >
Вычислительная техника и информационные технологии (реферат, курсовая, диплом, контрольная)
Содержание
- 1. Задание на курсовую работу
- 2. Принцип работы проектируемого вычислителя
- 3. Программирование алгоритма вычислений
- 4. Синтез устройства управления
- 5. Составление карт Карно
- 6. Выполнение всех логических операций вручную
- 7. Список литературы
1.Задание на курсовую работу
1. Изучение принципа действия упрощенной модели автоматического вычислителя типа программируемого микрокалькулятора, структурная схема которого изображена на рис. 1;
2. Программирование в двоичных кодах алгоритма вычислений, предписываемой функцией F = ā b ¯c d, аргументы a=31, b=29, c=21, d=16. При этом программу следует разместить в ПК, начиная с ячейки № 1, а операнды a, b, c, d в ПД начиная с ячейки № 6. Синтез КА, реализующий функцию УУ на рис. 1.
3. Выполнение в ручную всех расчетов согласно fк (.) в двоичной системе счисления с выдачей всех промежуточных и окончательного результатов.
2. Принцип работы проектируемого вычислителя Структурная схема проектируемого вычислителя изображена на рис. 1. В его состав входят: восьмиразрядное АЛУ (ALU); регистр Rg Q (для временного хранения результата F); одноразрядный мультиплексор MS с 4-мя входами и одним выходом; восьмиразрядное ОЗУ = память данных (ПД); шестнадцатиразрядное ОЗУ = память команд (ПК); устройство управления (УУ) вычислительным процессом, элементы управляющей логики И1, И2.
АЛУ согласно табл. 1 формирует восьмиразрядный результат Fи его флаги Z (признак нулевого результата), S (знака результата), С7 (наличия переноса из старшего разряда) и др. При этом за один такт над численными значениями операндов x и y, поданными на восьмиразрядные входы X и Y, выполняется операция f (x, у), определяемая трехразрядным двоичным кодом К2К1К0 на входе КОП АЛУ.
3. Программирование алгоритма вычислений ПД предназначена для хранения загруженных в нее числовых значений операндов a (в ячейку = РОН6), b (РОН7), c (РОН8), d (РОН9).
Введем дополнительные переменные e, f, g, h для временного хранения кото-рых в ПД выделены РОН 10, РОН 11, РОН 12, РОН 13. Требуемый алгоритм вычислений реализуется последовательным выполнением команд К1, … К9.
К1 — вычисление e = ā и размещение в RgQ
К2 — перезапись e из RgQ в РОН 10
4. Синтез устройства управления Структура синтеза КА представлена на рис. 2. В процессе построения УУ необходимо определить количество n, тип триггеров T1, …, Tn в памяти КА, а также синтезировать два комбинационных устройства КУ1 и КУ2.
Рис.2
Количество триггеров в памяти КА зависит от длины рабочего цикла автомата, которая определяется структурой OA (рис. 1), а также алгоритмом и программой расчетов. На каждом j-м тактовом интервале (j-1)∙Т≤ t ≤ jT состояние aj (t) КА отождествляется с индивидуальной комбинацией сигналов Q1(t),…, Qn (t) на прямых выходах триггеров Т1, …, Тп памяти КА и характеризуется определенной комбинацией сигналов V1, …, V7 на выходах УУ. Следовательно, номер j рабочего состояния aj может совпадать с номером тактового интервала, а их количество равно R + 1, так как кроме R рабочих состояний необходимо ещё одно состояние ао, которое соответствует режиму «покоя» КА в ожидании импульса запуска. Поэтому необходимое количество триггеров п ≥ log2 (R + 1).
В нашем случае R = 9, п ≥ log2 (10) = 3,332, т. е. n = 4. Алгоритм работы КА задается табл. 3 и графом (рис. 3). После подачи импульса запуска КА должен отработать полный рабочий цикл, выдавая на каждом из девяти тактов (в каждом рабочем состоянии) требуемые уровни выходных сигналов V1, …, V7. Кроме того, в конце девятого такта КА должен сформировать сигнал W = 1 сброса, которым КА будет переведен в состояние покоя ао. Формируемые в УУ на рабочих тактах внутренние управляющие сигналы V1, …, V7 должны принимать такие значения, чтобы при их поступлении на адресные входы ПК, MS на входы ЛЭ И1 … И2 обеспечивалось выполнение запрограммированного алгоритма вычислений.