Структурно-функциональная организация макроячейки

Структурная схема макроячейки интегральной схемы семейства МАХ3000 приведена на рис. 12.22. Макроячейка состоит из следующих узлов:

• • локальной программируемой матрицы И;
• • матрицы распределения термов;

Рис. 1222. Структурная схема макроячейки CPLD МАХ3000.

• • программируемого триггера;
• • программируемых мультиплексоров 1, 2, 3;
• • логических элементов ИЛИ, сложения по модулю 2 и двух инверторов.

Выделенные пунктирным прямоугольником 36 управляемых буферов и 16 инверторов в левой нижней части рис. 12.22 относятся ко всему логическому блоку, т. е. не входят в состав макроячейки.

Для формирования логической функции могут быть использованы пять основных термов, поступающих из локальной программируемой матрицы И в матрицу распределения термов. Логическая функция получается в результате операций логического сложения входных термов и последующего сложения по модулю 2. Ее можно записать в триггер. Мультиплексор 3 позволяет подавать логическую функцию на выход макроячейки (к блоку ввода/вывода) с выхода логического элемента сложения по модулю 2 или с выхода триггера.

С выходов матрицы распределения термов снимаются сигналы для асинхронной установки S и сброса R триггера. Сброс возможен также и глобальным сигналом сброса при соответствующем программировании мультиплексора 2. Терм t может быть использован для тактирования триггера (вход С) или разрешения тактирования (вход ENA) в зависимости от программирования мультиплексора 1.

Режим тактирования и конфигурация триггера выбираются автоматически во время синтеза проекта в системе автоматизированного проектирования МАХ+РИДЭ II в зависимости от выбранного разработчиком типа триггера при описании проекта.

В интегральных схемах семейства МАХ3000 доступно два глобальных тактовых сигнала, что позволяет проектировать схемы с двухфазной синхронизацией.

Логические расширители. Если для реализации логической функции недостаточно числа собственных термов макроячейки, можно воспользоваться логическими расширителями двух типов:

• • разделяемый расширитель образуется соединением пятой линии термов макроячейки с входом инвертора (см. рис. 12.22). Терм этой линии вводится во все локальные программируемые матрицы И и становится доступным (общим) для всех макроячеек одного логического блока. Так как каждый логический блок содержит 16 макроячеек, можно создать 16 разделяемых расширителей. Кроме того, имеются 36 сигналов локальной программируемой матрицы. Таким образом, разделяемые расширители позволяют увеличить до 52 число аргументов формируемых логических функций;
• • параллельный расширитель образуется за счет последовательного соединения элементов ИЛИ макроячеек (рис. 12.23). Расши-

Рис. 12.23. Схема параллельного логического расширителя ритель позволяет использовать локальные матрицы смежных макроячеек для реализации функций, в которые входят более пяти термов. Одна цепочка параллельных расширителей может включать до четырех макроячеек, реализуя функцию 20 термов.

Программируемая матрица соединений. Структура матрицы приведена на рис. 12.24. Матрица соединений позволяет подать сигнал на любой вход логического блока от любого источника (выходов логического блока или контактов ввода/вывода). Структурнофункциональная организация матрицы обеспечивает малые задержки сигналов, так как на их пути нет программируемых ключей. Сигнал из программируемой матрицы соединений в логический блок подается через элемент И. Элемент И открывается по второму входу единичным логическим сигналом с помощью программируемого транзистора. На вход логического блока можно передать сигнал в прямой и инверсной формах с любой вертикальной линии матрицы соединений. Вертикальные линии непрерывны и идут по всей длине между двумя столбцами из логических блоков.

Рис. 12.24. Структура программируемой матрицы соединений.

Рис. 12.25. Схема элемента ввода/вывода.

Блок ввода/вывода. Схема элемента блока изображена на рис. 12.25. Его основными узлами являются мультиплексор и управляемый буфер.

Программируемая матрица соединений формирует шесть глобальных сигналов разрешения выхода ОЕ^-,…, ОЕ₆. С помощью мультиплексора осуществляется управление буфером, который позволяет организовать режимы работы с открытым коллектором, третьим состоянием. Кроме того, может программироваться скорость изменения выходных сигналов для уменьшения уровня создаваемых помех.