Принципы построения ЗУ на микросхемах памяти

Для построения ОЗУ на микросхемах с одноразрядной организацией необходимо объединить микросхемы с тем, чтобы обеспечить возможность записи информации в ОЗУ, ее хранение и считывание в форме многразрядного цифрового кода, т. е. слова.

Очевидно, решение этой задачи существенно упрощается при использовании микросхем со словарной организацией. В обширной номенклатуре микросхем статических ОЗУ микросхемы со словарной организацией представлены большим числом типов. Один из них — микросхема КР 537РУ 8 — приведен на рис. 4.3. Особенность микросхемы состоит в том, что она имеет организацию 2048×8 бит и, следовательно, допускает запись или считывание информации 8-разрядными словами (байтами). Причем входы и выходы совмещены и обладают свойствами двунаправленной проводимости. Другая особенность приведенной микросхемы заключается в наличии сигнала ОЕ.

Микросхемы динамических ОЗУ имеют более сложное управление, чем микросхемы статических ОЗУ. Это обусловлено необходимостью организации принудительной регенерации хранимой микросхемой информации, осуществляемой с помощью специальных внешних устройств с интервалом, определяемым периодом регенерации. Для микросхем серии К 565 этот период равен 2 мс. Микросхемы динамических ОЗУ в своем большинстве построены с мультиплексированием кода адреса: вначале в микросхему вводят код адреса строки, фиксируя его во входном регистре стробирующим сигналом RAS, затем вводят код адреса столбца, фиксируя его сигналом CAS. Число адресных выводов таким образом уменьшается вдвое: у микросхемы с информационной емкостью 16 К бит их всего восемь. В микросхеме функция сигнала выбора кристалла выполняет сигнал RAS.

В режиме регенерации микросхема работает по циклу «считывания-модификация-запись», находясь при этом в состоянии изоляции от информационных входа и выхода, так как сигнал CAS не активен. Следовательно, адресованы оказываются только строки. Это говорит о том, что регенерация информации происходит во всех элементах памяти строки. Перебирая адреса строк, устройство регенерации обеспечивает восстановление информации во всей матрице накопителя. Время, необходимое для регенерации информации в микросхеме, определяют произведением числа строк на время одного цикла регенерации.

Микросхемы статических ОЗУ подразделяют по виду управляющих сигналов на асинхронные и тактируемые. Для тактируемых ОЗУ установлено требование подавать сигнал CS импульсом. Важным моментом в этом требовании является то, что переход микросхемы в активное состояние происходит в момент поступления сигнала CS. Асинхронные микросхемы допускают подачу управляющих сигналов уровнями или импульсами.

Рис. 4.4. Иерархическое декодирование памяти Организация памяти МП системы определяется, прежде всего, разрядностью шин адреса и данных процессора. Кристалл памяти организован как 2kn, что означает, что имеются k линий адреса и n линий ввода/вывода данных, и, таким образом, мы имеем 2k n-битных адресуемых ячеек. Дешифратор адреса в пределах кристалла выбирает одну ячейку, соответствующую каждому k-битному адресу и записывает в нее или считывает из нее информацию.

Рис. 4.5. Модуль ОЗУ на микросхемах с байтовой организацией.

Рис. 4.6. Модуль статического ОЗУ на микросхемах с битовой организацией Использование ЗУ, организованных как 2kn в системе, которая имеет I линий адреса, где I> k, означает, что система может адресовать 2I-k таких устройств. Эти ЗУ обычно организовываются иерархически в банки как показано на рис. 4.4. Адрес памяти разделяется на поля: код банка, номер кристалла и адрес «на кристалле». Каждая часть адреса декодируется на различном уровне иерархии. На высшем уровне выбирается один из банков, на следующем выбирается кристалл в пределах банка, «на кристалле» выбирается одна ячейка в пределах выбранной микросхемы.

Если разрядность шины данных системы m больше чем число входов данных n на кристалле памяти, то нужно использовать m/n кристаллов, чтобы создать один адресуемый блок памяти.

Пример построения блока ОЗУ, ориентированный на 16-разрядную шину данных с использованием микросхем с байтовой организацией, приведен на рис. 4.5. Модуль ОЗУ состоит из двух банков емкостью по 2 К байт каждый. Банк L хранит младшие байты, банк Hстаршие. Информационные выводы младшего банка подключены к младшим линиям шины данных, а выводы старшего банка к старшим разрядам шины данных. Управление доступом к банкам и режимом их работы осуществляют сигналами MRDC, MWTC, BHE, A0. Блок ОЗУ выполняет операции записи и считывания как 16-разрядного слова, так и любого из двух байтов. Сигналы выбора банков формирует логическая схема на элементах ИЛИ в зависимости от значения сигналов, А 0, ВНЕ и при наличии сигнала разрешения, снимаемого с выхода дешифратора. Этот сигнал формируется, если на дешифратор со старших разрядов шины адреса поступает нужный адрес.

При использовании микросхем памяти, не имеющих специального входа для сигнала разрешения считывания усложняется схема устройства управления. Вариант построения блока ОЗУ на таких микросхемах приведен на рис. 4.6. Модуль состоит из двух банков, информационные входы и выходы которых соединены с 16-разрядной шиной данных через специальные двунаправленные буферы. Селектор адреса и логическая схема при обращении к блоку формируют сигнал выбора для микросхем памяти и буфера шины данных. Сигналы управления режимом записи и считывания для микросхем формируется специальной логической схемой.

Структурная схема блока динамического ОЗУ приведена на рис. 4.7. Структура ОЗУ также ориентирована на 16-разрядную шину данных и включает 2 байтовых банка данных, имеющих раздельные входы управления режимом записи/считывания, два буферных регистра.

Рис. 4.7. Функциональная схема динамического ОЗУ с раздельным управлением разрешения выхода, мультиплексор и контроллер. Мультиплексор обеспечивает последовательные во времени ввод адресного кода строк и столбцов в модуль ОЗУ. В режиме регенерации мультиплексор коммутирует на входы адреса адрес регенерации.