ΠŸΠΎΠΌΠΎΡ‰ΡŒ Π² написании студСнчСских Ρ€Π°Π±ΠΎΡ‚
АнтистрСссовый сСрвис

Π€ΡƒΠ½ΠΊΡ†ΠΈΠΎΠ½Π°Π»ΡŒΠ½Ρ‹ΠΉ состав ΠΈ Π²Ρ€Π΅ΠΌΠ΅Π½Π½Ρ‹Π΅ Π΄ΠΈΠ°Π³Ρ€Π°ΠΌΠΌΡ‹ Ρ€Π°Π±ΠΎΡ‚Ρ‹ ΠžΠ—Π£

Π Π΅Ρ„Π΅Ρ€Π°Ρ‚ΠŸΠΎΠΌΠΎΡ‰ΡŒ Π² Π½Π°ΠΏΠΈΡΠ°Π½ΠΈΠΈΠ£Π·Π½Π°Ρ‚ΡŒ ΡΡ‚ΠΎΠΈΠΌΠΎΡΡ‚ΡŒΠΌΠΎΠ΅ΠΉ Ρ€Π°Π±ΠΎΡ‚Ρ‹

По ΡƒΡΠ»ΠΎΠ²ΠΈΡŽ задания Π½Π΅ΠΎΠ±Ρ…ΠΎΠ΄ΠΈΠΌΠΎ Ρ€Π΅Π°Π»ΠΈΠ·ΠΎΠ²Π°Ρ‚ΡŒ ΠΎΠΏΠ΅Ρ€Π°Ρ‚ΠΈΠ²Π½ΠΎΠ΅ Π·Π°ΠΏΠΎΠΌΠΈΠ½Π°ΡŽΡ‰Π΅Π΅ устройство, Ρ€Π°Π±ΠΎΡ‚Π°ΡŽΡ‰Π΅Π΅ Π² ΡΠΈΠ½Ρ…Ρ€ΠΎΠ½Π½ΠΎΠΌ Ρ€Π΅ΠΆΠΈΠΌΠ΅. Π”Π°Π½Π½ΠΎΠ΅ устройство Π±ΡƒΠ΄Π΅Ρ‚ Ρ€Π΅Π°Π»ΠΈΠ·ΠΎΠ²Π°Π½ΠΎ Π² Π²ΠΈΠ΄Π΅ ΠΎΡ‚Π΄Π΅Π»ΡŒΠ½ΠΎΠ³ΠΎ Π±Π»ΠΎΠΊΠ°, согласно Π΄Π°Π½Π½ΠΎΠΉ ΠΏΠΎ ΡƒΡΠ»ΠΎΠ²ΠΈΡŽ Π°Ρ€Ρ…ΠΈΡ‚Π΅ΠΊΡ‚ΡƒΡ€Π΅ систСмы. Рассмотрим Ρ€Π°Π±ΠΎΡ‚Ρƒ ΠžΠ—Π£ ΠΈ Π²Ρ€Π΅ΠΌΠ΅Π½Π½Ρ‹Π΅ Π΄ΠΈΠ°Π³Ρ€Π°ΠΌΠΌΡ‹ Π΅Π³ΠΎ Ρ€Π°Π±ΠΎΡ‚Ρ‹. Условно-графичСскоС ΠΈΠ·ΠΎΠ±Ρ€Π°ΠΆΠ΅Π½ΠΈΠ΅ ΠžΠ—Π£ ΠΏΡ€ΠΈΠ²Π΅Π΄Π΅Π½ΠΎ Π½Π° Ρ€ΠΈΡΡƒΠ½ΠΊΠ΅ 2.3, Π° Π²Ρ€Π΅ΠΌΠ΅Π½Π½Π°Ρ Π΄ΠΈΠ°Π³Ρ€Π°ΠΌΠΌΠ° Ρ€Π°Π±ΠΎΡ‚Ρ‹ — Π½Π° Ρ€ΠΈΡΡƒΠ½ΠΊΠ΅ 2.4. Для ΠΏΡ€ΠΎΠ²Π΅Ρ€ΠΊΠΈ… Π§ΠΈΡ‚Π°Ρ‚ΡŒ Π΅Ρ‰Ρ‘ >

Π€ΡƒΠ½ΠΊΡ†ΠΈΠΎΠ½Π°Π»ΡŒΠ½Ρ‹ΠΉ состав ΠΈ Π²Ρ€Π΅ΠΌΠ΅Π½Π½Ρ‹Π΅ Π΄ΠΈΠ°Π³Ρ€Π°ΠΌΠΌΡ‹ Ρ€Π°Π±ΠΎΡ‚Ρ‹ ΠžΠ—Π£ (Ρ€Π΅Ρ„Π΅Ρ€Π°Ρ‚, курсовая, Π΄ΠΈΠΏΠ»ΠΎΠΌ, ΠΊΠΎΠ½Ρ‚Ρ€ΠΎΠ»ΡŒΠ½Π°Ρ)

По ΡƒΡΠ»ΠΎΠ²ΠΈΡŽ задания Π½Π΅ΠΎΠ±Ρ…ΠΎΠ΄ΠΈΠΌΠΎ Ρ€Π΅Π°Π»ΠΈΠ·ΠΎΠ²Π°Ρ‚ΡŒ ΠΎΠΏΠ΅Ρ€Π°Ρ‚ΠΈΠ²Π½ΠΎΠ΅ Π·Π°ΠΏΠΎΠΌΠΈΠ½Π°ΡŽΡ‰Π΅Π΅ устройство, Ρ€Π°Π±ΠΎΡ‚Π°ΡŽΡ‰Π΅Π΅ Π² ΡΠΈΠ½Ρ…Ρ€ΠΎΠ½Π½ΠΎΠΌ Ρ€Π΅ΠΆΠΈΠΌΠ΅. Π”Π°Π½Π½ΠΎΠ΅ устройство Π±ΡƒΠ΄Π΅Ρ‚ Ρ€Π΅Π°Π»ΠΈΠ·ΠΎΠ²Π°Π½ΠΎ Π² Π²ΠΈΠ΄Π΅ ΠΎΡ‚Π΄Π΅Π»ΡŒΠ½ΠΎΠ³ΠΎ Π±Π»ΠΎΠΊΠ°, согласно Π΄Π°Π½Π½ΠΎΠΉ ΠΏΠΎ ΡƒΡΠ»ΠΎΠ²ΠΈΡŽ Π°Ρ€Ρ…ΠΈΡ‚Π΅ΠΊΡ‚ΡƒΡ€Π΅ систСмы. Рассмотрим Ρ€Π°Π±ΠΎΡ‚Ρƒ ΠžΠ—Π£ ΠΈ Π²Ρ€Π΅ΠΌΠ΅Π½Π½Ρ‹Π΅ Π΄ΠΈΠ°Π³Ρ€Π°ΠΌΠΌΡ‹ Π΅Π³ΠΎ Ρ€Π°Π±ΠΎΡ‚Ρ‹. Условно-графичСскоС ΠΈΠ·ΠΎΠ±Ρ€Π°ΠΆΠ΅Π½ΠΈΠ΅ ΠžΠ—Π£ ΠΏΡ€ΠΈΠ²Π΅Π΄Π΅Π½ΠΎ Π½Π° Ρ€ΠΈΡΡƒΠ½ΠΊΠ΅ 2.3, Π° Π²Ρ€Π΅ΠΌΠ΅Π½Π½Π°Ρ Π΄ΠΈΠ°Π³Ρ€Π°ΠΌΠΌΠ° Ρ€Π°Π±ΠΎΡ‚Ρ‹ — Π½Π° Ρ€ΠΈΡΡƒΠ½ΠΊΠ΅ 2.4.

Условно-графичСскоС ΠΈΠ·ΠΎΠ±Ρ€Π°ΠΆΠ΅Π½ΠΈΠ΅ ΠžΠ—Π£.

Рисунок 2.3 — Условно-графичСскоС ΠΈΠ·ΠΎΠ±Ρ€Π°ΠΆΠ΅Π½ΠΈΠ΅ ΠžΠ—Π£.

ВрСмСнная Π΄ΠΈΠ°Π³Ρ€Π°ΠΌΠΌΠ° Ρ€Π°Π±ΠΎΡ‚Ρ‹ ΠžΠ—Π£.

Рисунок 2.4 — ВрСмСнная Π΄ΠΈΠ°Π³Ρ€Π°ΠΌΠΌΠ° Ρ€Π°Π±ΠΎΡ‚Ρ‹ ΠžΠ—Π£.

Для ΠΏΡ€ΠΎΠ²Π΅Ρ€ΠΊΠΈ Π±Ρ‹Π»ΠΈ ΠΏΠΎΠ΄Π°Π½Ρ‹ ΠΈΠ· ΠΏΠΎΡ€Ρ‚Π° DAT ΠΏΡ€ΠΎΠΈΠ·Π²ΠΎΠ»ΡŒΠ½Ρ‹Π΅ Π΄Π°Π½Π½Ρ‹Π΅ ΠΈ Π·Π°ΠΏΠΈΡΠ°Π½Ρ‹ Π² ΠžΠ—Π£, Π° ΠΏΠΎΡΠ»Π΅ считаны.

Листинг 2.2 рСализация VHDL-ΠΊΠΎΠ΄Π° ΠžΠ—Π£.

USE ieee. std_logic_1164.all;

LIBRARY altera_mf;

USE altera_mf. all;

ENTITY lpm_rom0 IS.

PORT.

(.

address: IN STD_LOGIC_VECTOR (9 DOWNTO 0);

clock: IN STD_LOGIC := '1';

q: OUT STD_LOGIC_VECTOR (7 DOWNTO 0).

);

END lpm_rom0;

ARCHITECTURE SYN OF lpm_rom0 IS.

SIGNAL sub_wire0: STD_LOGIC_VECTOR (7 DOWNTO 0);

COMPONENT altsyncram.

GENERIC (.

clock_enable_input_a: STRING;

clock_enable_output_a: STRING;

init_file: STRING;

intended_device_family: STRING;

lpm_hint: STRING;

lpm_type: STRING;

numwords_a: NATURAL;

operation_mode: STRING;

outdata_aclr_a: STRING;

outdata_reg_a: STRING;

widthad_a: NATURAL;

width_a: NATURAL;

width_byteena_a: NATURAL.

);

PORT (.

clock0: IN STD_LOGIC ;

address_a: IN STD_LOGIC_VECTOR (9 DOWNTO 0);

q_a: OUT STD_LOGIC_VECTOR (7 DOWNTO 0).

);

END COMPONENT;

BEGIN.

q <= sub_wire0(7 DOWNTO 0);

altsyncram_component: altsyncram.

GENERIC MAP (.

clock_enable_input_a => «BYPASS» ,.

clock_enable_output_a => «BYPASS» ,.

init_file => «rom. mif» ,.

intended_device_family => «Stratix II» ,.

lpm_hint => «ENABLE_RUNTIME_MOD=NO» ,.

lpm_type => «altsyncram» ,.

numwords_a => 1024,.

operation_mode => «ROM» ,.

outdata_aclr_a => «NONE» ,.

outdata_reg_a => «CLOCK0» ,.

widthad_a => 10,.

width_a => 8,.

width_byteena_a => 1.

).

PORT MAP (.

clock0 => clock,.

address_a => address,.

q_a => sub_wire0.

);

END SYN;

ΠŸΠΎΠΊΠ°Π·Π°Ρ‚ΡŒ вСсь тСкст
Π—Π°ΠΏΠΎΠ»Π½ΠΈΡ‚ΡŒ Ρ„ΠΎΡ€ΠΌΡƒ Ρ‚Π΅ΠΊΡƒΡ‰Π΅ΠΉ Ρ€Π°Π±ΠΎΡ‚ΠΎΠΉ