Разработка функциональной схемы

Передающая часть АПД

Основой передающей части АПД является микропроцессорный блок, осуществляющий чтение входной информации, формирование блоков данных, расчёт проверочных символов, формирование управляющих сигналов, входных и выходных сигналов стыка С3, обработку сигналов обратного канала и другие действия.

Микропроцессорный блок построен на микропроцессорном комплект КР580. Данный комплект при частоте работы микропроцессора 2−2.5 МГц обеспечивает достаточную скорость обработки данных. Небольшой набор необходимых микросхем обеспечивают невысокую стоимость блока, компактность установки и простоту эксплуатации.

Микропроцессор КР580ВМ80А, на схеме элемент DD5, имеет 16-ти разрядную шину адреса и 8-ми разрядную шину данных, что позволяет подключить 64 килобайта памяти.

Для формирования импульсов начальной установки микросхем, тактовых импульсов, импульсов строба, служит тактовый генератор, представленный на схеме элементом DD1.

Буферные регистры DD6 и DD7 служат для удержания сигналов адресной шины, так как логика работы микропроцессора подразумевает такой принцип работы с адресной шиной, при котором сигнал адреса появляется на первом такте машинного цикла одновременно с сигналом синхронизации SYNC и далее микропроцессор отключается от этой шины. И чтобы адрес удерживался на шине в течение машинного цикла, он записывается в буферные регистры.

Так как микропроцессор не имеет отдельных выходов для сигналов чтения/записи памяти и внешних устройств, то операцию, которую микропроцессор будет выполнять в данном машинном цикле, обозначает слово состояния, которое выдаётся микропроцессором на шину данных в начале машинного цикла и сопровождается сигналом STSTB (Status Strobe). Для декодирования слова состояния и для формирования сигналов чтения/записи предназначен регистр слова состояния процессора DD8.

Для хранения программы функционирования устройства предназначена микросхема ПЗУ DD10 емкостью 24 КБайта.

Обрабатываемые данные, состояние блока, текущая информация хранится в оперативной памяти, реализованной на микросхеме статической памяти DD11. Объём оперативной памяти — 40 Кбайт.

Так как адреса ОЗУ и ПЗУ идут на одну шину адреса, то для разделения обращений предназначен дешифратор DD12, который на основе анализа адресных линий A13-A15 определяет, к какой области памяти производит обращение микропроцессор.

Логический элемент «И» (DD13.1) предназначен для разрешения работы дешифратора адреса DD12 в тот момент, когда происходит обращение к памяти.

Информация от ООД передаётся через стык С3. Для формирования сигналов стыка, а также для обработки сигналов прямого и обратного каналов предназначен параллельный приемо-передатчик DD9. Так как сигналы стыка двуполярные, а сигналы логического нуля и единицы, обрабатываемые схемой — однополярные, то для преобразования однополярных в двуполярные и обратно предназначены элементы DD2-DD4.

Перечень цепей стыка С3 представлен ниже:

• 1- защитное заземление;
• 2 — общий обратный провод
• 3 — индикатор вызова
• 4 — ООД готово
• 5 — АПД готова
• 7 — источник ООД готов
• 8 — передатчик АПД готов
• 9 — управление передатчика АПД
• 10 — управление источника ООД
• 12−19 — данные источника ООД
• 21 — получатель ООД готов
• 22 — приемник АПД готов
• 23 — управление получателя ООД
• 24 — управление приемника АПД
• 25 — ошибка получателя ООД
• 26−33 — данные приемника АПД
• 35 — аварийная сигнализация

Часть из этих контактов в данной схеме не используется.

Для обработки данных канального уровня, то есть для модуляции/демодуляции сигналов, регистрации единичных элементов, синхронизации используются следующие блоки:

дифференциальная система ДС1, разделяющая сигналы прямого и обратного каналов, поступающих через стык С1;

усилители прямого и обратного каналов УСвых и УСвх соответственно;

блок модуляторов прямого канала (МПрК), состоящий из двух модуляторов М1 и М2, полосовых фильтров ПФ1 и ПФ3, и задающих генераторов Г1 и Г2.

Параметры функциональных узлов были рассчитаны в пункте 3.1 и 3.2:

полоса пропускания ПФ1 — (2530−3470) Гц, ПФ3 — (1030−1970)Гц частота генератора Г1 — 3000Гц, Г2- 1500Гц схема построения модуляторов М1 и М2 рассмотрена в пункте 3.3;

блок демодулятора обратного канала (ДМОбрК), состоящий из полосового фильтра ПФ2, имеющего полосу пропускания (360−420) Гц, усилителя-ограничителя УО1, формирователя коротких импульсов ФК1, одновибратора ОВ1, фильтра низких частот ФНЧ1 и порогового устройства ПУ1. Расчёты параметров структурных блоков демодулятора и принцип их построения были рассмотрены в пункте 3.4.

Для правильной регистрации единичных элементов используется регистрирующее устройство (РУ) на основе принципа стробирования, схема построения которой рассмотрена в пункте 3.4. Для формирования стробирующих импульсов используется устройство синхронизации (УС).