ΠŸΠΎΠΌΠΎΡ‰ΡŒ Π² написании студСнчСских Ρ€Π°Π±ΠΎΡ‚
АнтистрСссовый сСрвис

НазначСниС сигналов Π² микросхСмах SDRAM

Π Π΅Ρ„Π΅Ρ€Π°Ρ‚ΠŸΠΎΠΌΠΎΡ‰ΡŒ Π² Π½Π°ΠΏΠΈΡΠ°Π½ΠΈΠΈΠ£Π·Π½Π°Ρ‚ΡŒ ΡΡ‚ΠΎΠΈΠΌΠΎΡΡ‚ΡŒΠΌΠΎΠ΅ΠΉ Ρ€Π°Π±ΠΎΡ‚Ρ‹

Для синхронизации DQS с ΡΠΈΡΡ‚Π΅ΠΌΠ½ΠΎΠΉ Ρ‚Π°ΠΊΡ‚ΠΎΠ²ΠΎΠΉ частотой (CLK) микросхСмы ΠΈΠΌΠ΅ΡŽΡ‚ встроСнныС схСмы DLL (Delay Locked Loop) для автоподстройки Π·Π°Π΄Π΅Ρ€ΠΆΠΊΠΈ сигнала DQS ΠΎΡ‚Π½ΠΎΡΠΈΡ‚Π΅Π»ΡŒΠ½ΠΎ CLK. Π­Ρ‚Π° схСма Ρ€Π°Π±ΠΎΡ‚Π°Π΅Ρ‚ Π½Π°ΠΏΠΎΠ΄ΠΎΠ±ΠΈΠ΅ Ρ„Π°Π·ΠΎΠ²ΠΎΠΉ автоподстройки (PLL) ΠΈ ΡΠΏΠΎΡΠΎΠ±Π½Π° Π²Ρ‹ΠΏΠΎΠ»Π½ΡΡ‚ΡŒ ΡΠΈΠ½Ρ…Ρ€ΠΎΠ½ΠΈΠ·Π°Ρ†ΠΈΡŽ (ΠΎΠ±Π΅ΡΠΏΠ΅Ρ‡ΠΈΠ²Π°Ρ‚ΡŒ совпадСниС Ρ„Ρ€ΠΎΠ½Ρ‚ΠΎΠ² DQS ΠΈ CLK) лишь Π² Π½Π΅ΠΊΠΎΡ‚ΠΎΡ€ΠΎΠΌ ΠΎΠ³Ρ€Π°Π½ΠΈΡ‡Π΅Π½Π½ΠΎΠΌ Π΄ΠΈΠ°ΠΏΠ°Π·ΠΎΠ½Π΅ частот синхронизации. Address… Π§ΠΈΡ‚Π°Ρ‚ΡŒ Π΅Ρ‰Ρ‘ >

НазначСниС сигналов Π² микросхСмах SDRAM (Ρ€Π΅Ρ„Π΅Ρ€Π°Ρ‚, курсовая, Π΄ΠΈΠΏΠ»ΠΎΠΌ, ΠΊΠΎΠ½Ρ‚Ρ€ΠΎΠ»ΡŒΠ½Π°Ρ)

Π’Π°Π±Π»ΠΈΡ†Π° 7.

Π‘ΠΈΠ³Π½Π°Π».

I/O.

НазначСниС.

CLK.

I.

ClockInput — синхронизация, дСйствуСт ΠΏΠΎ ΠΏΠΎΠ»ΠΎΠΆΠΈΡ‚Π΅Π»ΡŒΠ½ΠΎΠΌΡƒ ΠΏΠ΅Ρ€Π΅ΠΏΠ°Π΄Ρƒ.

Π‘ΠšΠ•.

I.

ClockEnable — Ρ€Π°Π·Ρ€Π΅ΡˆΠ΅Π½ΠΈΠ΅ синхронизации (высоким ΡƒΡ€ΠΎΠ²Π½Π΅ΠΌ). Низкий ΡƒΡ€ΠΎΠ²Π΅Π½ΡŒ ΠΏΠ΅Ρ€Π΅Π²ΠΎΠ΄ΠΈΡ‚ микросхСму Π² Ρ€Π΅ΠΆΠΈΠΌ PowerDown, Suspend ΠΈΠ»ΠΈ Set/Refresh.

CS#.

I.

ChipSelect — Ρ€Π°Π·Ρ€Π΅ΡˆΠ΅Π½ΠΈΠ΅ дСкодирования ΠΊΠΎΠΌΠ°Π½Π΄ (Π½ΠΈΠ·ΠΊΠΈΠΌ ΡƒΡ€ΠΎΠ²Π½Π΅ΠΌ). ΠŸΡ€ΠΈ высоком ΡƒΡ€ΠΎΠ²Π½Π΅ Π½ΠΎΠ²Ρ‹Π΅ ΠΊΠΎΠΌΠ°Π½Π΄Ρ‹ Π½Π΅ Π΄Π΅ΠΊΠΎΠ΄ΠΈΡ€ΡƒΡŽΡ‚ся, Π½ΠΎ Π²Ρ‹ΠΏΠΎΠ»Π½Π΅Π½ΠΈΠ΅ Π½Π°Ρ‡Π°Ρ‚Ρ‹Ρ… продолТаСтся.

RAS#, CAS#, WE#.

I.

Row Address Strobe, Column Address Strobe, Write Enable — сигналы, ΠΎΠΏΡ€Π΅Π΄Π΅Π»ΡΡŽΡ‰ΠΈΠ΅ΠΎΠΏΠ΅Ρ€Π°Ρ†ΠΈΡŽ (ΠΊΠΎΠ΄ ΠΊΠΎΠΌΠ°Π½Π΄Ρ‹).

BSO, BS1 ΠΈΠ»ΠΈ BAO, BA1.

I.

BankSelects ΠΈΠ»ΠΈ BankAddress — Π²Ρ‹Π±ΠΎΡ€ Π±Π°Π½ΠΊΠ°, ΠΊ ΠΊΠΎΡ‚ΠΎΡ€ΠΎΠΌΡƒ адрСсуСтся ΠΊΠΎΠΌΠ°Π½Π΄Π°.

A[0:12].

I.

Address — ΠΌΡƒΠ»ΡŒΡ‚ΠΈΠΏΠ»Π΅ΠΊΡΠΈΡ€ΠΎΠ²Π°Π½Π½Π°Ρ шина адрСса. Π’ Ρ†ΠΈΠΊΠ»Π°Ρ… BankActivate ΠΎΠΏΡ€Π΅Π΄Π΅Π»ΡΡŽΡ‚ адрСс строки. Π’ Ρ†ΠΈΠΊΠ»Π°Ρ… Read/Write Π»ΠΈΠ½ΠΈΠΈ А[0:9] ΠΈ All Π·Π°Π΄Π°ΡŽΡ‚ адрСс столбца. Линия А10 Π² Ρ†ΠΈΠΊΠ»Π°Ρ… Read/Write Π²ΠΊΠ»ΡŽΡ‡Π°Π΅Ρ‚ Ρ€Π΅ΠΆΠΈΠΌ автопрСдзаряда (ΠΏΡ€ΠΈ A10=l), n Ρ†ΠΈΠΊΠ»Π΅ Precharge А10=1 Π·Π°Π΄Π°Π΅Ρ‚ прСдзаряд всСх Π±Π°Π½ΠΊΠΎΠ² (нСзависимо ΠΎΡ‚ BSO, BS1).

DQx.

I/O.

DataInput/Output — Π΄Π²ΡƒΠ½Π°ΠΏΡ€Π°Π²Π»Π΅Π½Π½Ρ‹Π΅ Π»ΠΈΠ½ΠΈΠΈ Π΄Π°Π½Π½Ρ‹Ρ….

DQM.

I.

DataMask — маскированиС Π΄Π°Π½Π½Ρ‹Ρ…. Π’ Ρ†ΠΈΠΊΠ»Π΅ чтСния высокий ΡƒΡ€ΠΎΠ²Π΅Π½ΡŒ ΠΏΠ΅Ρ€Π΅Π²ΠΎΠ΄ΠΈΡ‚ ΡˆΠΈΠ½Ρƒ Π΄Π°Π½Π½Ρ‹Ρ… Π² Π²Ρ‹ΡΠΎΠΊΠΎΠΈΠΌΠ½Π΅Π΄Π°Π½ΡΠ½ΠΎΠ΅ состояниС (дСйствуСт Ρ‡Π΅Ρ€Π΅Π· 2 Ρ‚Π°ΠΊΡ‚Π°). Π’ Ρ†ΠΈΠΊΠ»Π΅ записи высокий ΡƒΡ€ΠΎΠ²Π΅Π½ΡŒ Π·Π°ΠΏΡ€Π΅Ρ‰Π°Π΅Ρ‚ запись Ρ‚Π΅ΠΊΡƒΡ‰ΠΈΡ… Π΄Π°Π½Π½Ρ‹Ρ…, Π½ΠΈΠ·ΠΊΠΈΠΉ — Ρ€Π°Π·Ρ€Π΅ΡˆΠ°Π΅Ρ‚ (дСйствуСт Π±Π΅Π· Π·Π°Π΄Π΅Ρ€ΠΆΠΊΠΈ).

Vss, VDD;

ΠžΠ±Ρ‰ΠΈΠΉ ΠΈ ΠΏΡ€ΠΎΠ²ΠΎΠ΄ ΠΈ ΠΏΠΈΡ‚Π°Π½ΠΈΠ΅ ядра.

VSSQ, VDDQ;

ΠžΠ±Ρ‰ΠΈΠΉ ΠΏΡ€ΠΎΠ²ΠΎΠ΄ ΠΈ ΠΏΠΈΡ‚Π°Π½ΠΈΠ΅ Π²Ρ‹Ρ…ΠΎΠ΄Π½Ρ‹Ρ… Π±ΡƒΡ„Π΅Ρ€ΠΎΠ². Π˜Π·ΠΎΠ»ΠΈΡ€ΠΎΠ²Π°Π½Ρ‹ ΠΎΡ‚ ΠΏΠΈΡ‚ания ядра для сниТСния ΠΏΠΎΠΌΠ΅Ρ….

ΠŸΠ°ΠΌΡΡ‚ΡŒ DDR SDRAM (Dual Data Rate — удвоСнная ΡΠΊΠΎΡ€ΠΎΡΡ‚ΡŒ Π΄Π°Π½Π½Ρ‹Ρ…) прСдставляСт собой дальнСйшСС Ρ€Π°Π·Π²ΠΈΡ‚ΠΈΠ΅ SDRAM. Как ΠΈ ΡΠ»Π΅Π΄ΡƒΠ΅Ρ‚ ΠΈΠ· Π½Π°Π·Π²Π°Π½ΠΈΡ, Ρƒ ΠΌΠΈΠΊΡ€ΠΎΡΡ…Π΅ΠΌ DDR SDRAM Π΄Π°Π½Π½Ρ‹Π΅ Π²Π½ΡƒΡ‚Ρ€ΠΈ ΠΏΠ°ΠΊΠ΅Ρ‚Π° ΠΏΠ΅Ρ€Π΅Π΄Π°ΡŽΡ‚ΡΡ с ΡƒΠ΄Π²ΠΎΠ΅Π½Π½ΠΎΠΉ ΡΠΊΠΎΡ€ΠΎΡΡ‚ΡŒΡŽ — ΠΎΠ½ΠΈ ΠΏΠ΅Ρ€Π΅ΠΊΠ»ΡŽΡ‡Π°ΡŽΡ‚ΡΡ ΠΏΠΎ ΠΎΠ±ΠΎΠΈΠΌ Ρ„Ρ€ΠΎΠ½Ρ‚Π°ΠΌ ΡΠΈΠ½Ρ…Ρ€ΠΎΠΈΠΌΠΏΡƒΠ»ΡŒΡΠΎΠ². На Ρ‡Π°ΡΡ‚ΠΎΡ‚Π΅ 100 ΠœΠ“Ρ† DDR SDRAM ΠΈΠΌΠ΅Π΅Ρ‚ ΠΏΠΈΠΊΠΎΠ²ΡƒΡŽ ΠΏΡ€ΠΎΠΈΠ·Π²ΠΎΠ΄ΠΈΡ‚Π΅Π»ΡŒΠ½ΠΎΡΡ‚ΡŒ 200 ΠœΠ±ΠΈΡ‚/ΠΏΠΈΠ½, Ρ‡Ρ‚ΠΎ Π² ΡΠΎΡΡ‚Π°Π²Π΅ 8-Π±Π°ΠΉΡ‚Π½Ρ‹Ρ… ΠΌΠΎΠ΄ΡƒΠ»Π΅ΠΉ DIMM Π΄Π°Π΅Ρ‚ ΠΏΡ€ΠΎΠΈΠ·Π²ΠΎΠ΄ΠΈΡ‚Π΅Π»ΡŒΠ½ΠΎΡΡ‚ΡŒ 1600 ΠœΠ±Π°ΠΉΡ‚/с. На Π²Ρ‹ΡΠΎΠΊΠΈΡ… Ρ‚Π°ΠΊΡ‚ΠΎΠ²Ρ‹Ρ… частотах (100 ΠœΠ“Ρ†) двойная синхронизация ΠΏΡ€Π΅Π΄ΡŠΡΠ²Π»ΡΠ΅Ρ‚ ΠΎΡ‡Π΅Π½ΡŒ высокиС трСбования ΠΊ Ρ‚очности выдСрТивания Π²Ρ€Π΅ΠΌΠ΅Π½Π½Ρ‹Ρ… Π΄ΠΈΠ°Π³Ρ€Π°ΠΌΠΌ. Для ΠΏΠΎΠ²Ρ‹ΡˆΠ΅Π½ΠΈΡ точности синхронизации прСдпринят ряд ΠΌΠ΅Ρ€.

Π‘ΠΈΠ³Π½Π°Π» синхронизации микросхСмы подаСтся Π² Π΄ΠΈΡ„Ρ„Π΅Ρ€Π΅Π½Ρ†ΠΈΠ°Π»ΡŒΠ½ΠΎΠΉ Ρ„ΠΎΡ€ΠΌΠ΅, Ρ‡Ρ‚ΠΎ позволяСт ΡΠ½ΠΈΠ·ΠΈΡ‚ΡŒ влияниС смСщСния ΡƒΡ€ΠΎΠ²Π½Π΅ΠΉ Π½Π° Ρ‚ΠΎΡ‡Π½ΠΎΡΡ‚ΡŒ синхронизации.

Для синхронизации Π΄Π°Π½Π½Ρ‹Ρ… Π² ΠΈΠ½Ρ‚СрфСйс Π²Π²Π΅Π΄Π΅Π½ Π½ΠΎΠ²Ρ‹ΠΉ Π΄Π²ΡƒΠ½Π°ΠΏΡ€Π°Π²Π»Π΅Π½Π½Ρ‹ΠΉ ΡΡ‚Ρ€ΠΎΠ±ΠΈΡ€ΡƒΡŽΡ‰ΠΈΠΉ сигнал DQS. Π‘Ρ‚Ρ€ΠΎΠ±Ρ‹ Π³Π΅Π½Π΅Ρ€ΠΈΡ€ΡƒΡŽΡ‚ΡΡ источником Π΄Π°Π½Π½Ρ‹Ρ…: ΠΏΡ€ΠΈ опСрациях чтСния DQS гСнСрируСтся микросхСмой памяти, ΠΏΡ€ΠΈ записи — ΠΊΠΎΠ½Ρ‚Ρ€ΠΎΠ»Π»Π΅Ρ€ΠΎΠΌ памяти (чипсСтом).

Для синхронизации DQS с ΡΠΈΡΡ‚Π΅ΠΌΠ½ΠΎΠΉ Ρ‚Π°ΠΊΡ‚ΠΎΠ²ΠΎΠΉ частотой (CLK) микросхСмы ΠΈΠΌΠ΅ΡŽΡ‚ встроСнныС схСмы DLL (Delay Locked Loop) для автоподстройки Π·Π°Π΄Π΅Ρ€ΠΆΠΊΠΈ сигнала DQS ΠΎΡ‚Π½ΠΎΡΠΈΡ‚Π΅Π»ΡŒΠ½ΠΎ CLK. Π­Ρ‚Π° схСма Ρ€Π°Π±ΠΎΡ‚Π°Π΅Ρ‚ Π½Π°ΠΏΠΎΠ΄ΠΎΠ±ΠΈΠ΅ Ρ„Π°Π·ΠΎΠ²ΠΎΠΉ автоподстройки (PLL) ΠΈ ΡΠΏΠΎΡΠΎΠ±Π½Π° Π²Ρ‹ΠΏΠΎΠ»Π½ΡΡ‚ΡŒ ΡΠΈΠ½Ρ…Ρ€ΠΎΠ½ΠΈΠ·Π°Ρ†ΠΈΡŽ (ΠΎΠ±Π΅ΡΠΏΠ΅Ρ‡ΠΈΠ²Π°Ρ‚ΡŒ совпадСниС Ρ„Ρ€ΠΎΠ½Ρ‚ΠΎΠ² DQS ΠΈ CLK) лишь Π² Π½Π΅ΠΊΠΎΡ‚ΠΎΡ€ΠΎΠΌ ΠΎΠ³Ρ€Π°Π½ΠΈΡ‡Π΅Π½Π½ΠΎΠΌ Π΄ΠΈΠ°ΠΏΠ°Π·ΠΎΠ½Π΅ частот синхронизации.

Π’ ΠΎΡ‚Π»ΠΈΡ‡ΠΈΠ΅ ΠΎΡ‚ ΠΎΠ±Ρ‹Ρ‡Π½Ρ‹Ρ… SDRAM, Ρƒ ΠΊΠΎΡ‚ΠΎΡ€Ρ‹Ρ… Π΄Π°Π½Π½Ρ‹Π΅ для записи ΠΏΠ΅Ρ€Π΅Π΄Π°ΡŽΡ‚ΡΡ ΠΎΠ΄Π½ΠΎΠ²Ρ€Π΅ΠΌΠ΅Π½Π½ΠΎ с ΠΊΠΎΠΌΠ°Π½Π΄ΠΎΠΉ, Π² DDR SDRAM Π΄Π°Π½Π½Ρ‹Π΅ для записи (ΠΈ ΠΌΠ°ΡΠΊΠΈ DQM) ΠΏΠΎΠ΄Π°ΡŽΡ‚ΡΡ с Π·Π°Π΄Π΅Ρ€ΠΆΠΊΠΎΠΉ Π½Π° ΠΎΠ΄ΠΈΠ½ Ρ‚Π°ΠΊΡ‚ (write latency). Π—Π½Π°Ρ‡Π΅Π½ΠΈΠ΅ CAS# Latency ΠΌΠΎΠΆΠ΅Ρ‚ Π±Ρ‹Ρ‚ΡŒ ΠΈ Π΄Ρ€ΠΎΠ±Π½Ρ‹ΠΌ (CL=2, 2.5, 3). ΠœΠΈΠΊΡ€ΠΎΡΡ…Π΅ΠΌΡ‹ SDRAM Π΄ΠΎ «ΡˆΡ‚Π°Ρ‚Π½ΠΎΠ³ΠΎ» использования Π΄ΠΎΠ»ΠΆΠ½Ρ‹ Π±Ρ‹Ρ‚ΡŒ ΠΈΠ½ΠΈΡ†ΠΈΠ°Π»ΠΈΠ·ΠΈΡ€ΠΎΠ²Π°Π½Ρ‹ — ΠΊΡ€ΠΎΠΌΠ΅ прСдзаряда Π±Π°Π½ΠΊΠΎΠ² Ρƒ Π½ΠΈΡ… Π΄ΠΎΠ»ΠΆΠ½Ρ‹ Π±Ρ‹Ρ‚ΡŒ Π·Π°ΠΏΡ€ΠΎΠ³Ρ€Π°ΠΌΠΌΠΈΡ€ΠΎΠ²Π°Π½Ρ‹ ΠΏΠ°Ρ€Π°ΠΌΠ΅Ρ‚Ρ€Ρ‹ конфигурирования. Π’ DDR SDRAM ΠΈΠ·-Π·Π° нСобходимости настройки Ρ†Π΅ΠΏΠ΅ΠΉ DLL ΠΏΡ€ΠΎΠ³Ρ€Π°ΠΌΠΌΠΈΡ€ΠΎΠ²Π°Π½ΠΈΠ΅ нСсколько слоТнСС.

ΠšΠžΠΠ’Π ΠžΠ›Π¬ΠΠ«Π• Π’ΠžΠŸΠ ΠžΠ‘Π«

ΠŸΠ°ΠΌΡΡ‚ΡŒ с ΡΠΈΠ½Ρ…Ρ€ΠΎΠ½Π½Ρ‹ΠΌ интСрфСйсом — SDRAM ΠΈ DDR SDRAM.

ΠœΠΈΠΊΡ€ΠΎΡΡ…Π΅ΠΌΡ‹ синхронной динамичСской памяти SDRAM.

Как происходит пакСтная ΠΏΠ΅Ρ€Π΅Π΄Π°Ρ‡Π° Π΄Π°Π½Π½Ρ‹Ρ…?

ΠŸΠ°ΠΌΡΡ‚ΡŒ DDR SDRAM.

ΠœΠΈΠΊΡ€ΠΎΡΡ…Π΅ΠΌΡ‹ синхронной динамичСской памяти SDRAM.

ΠŸΠΎΠΊΠ°Π·Π°Ρ‚ΡŒ вСсь тСкст
Π—Π°ΠΏΠΎΠ»Π½ΠΈΡ‚ΡŒ Ρ„ΠΎΡ€ΠΌΡƒ Ρ‚Π΅ΠΊΡƒΡ‰Π΅ΠΉ Ρ€Π°Π±ΠΎΡ‚ΠΎΠΉ