Назначение сигналов в микросхемах SDRAM

РефератПомощь в написанииУзнать стоимостьмоей работы

Для синхронизации DQS с системной тактовой частотой (CLK) микросхемы имеют встроенные схемы DLL (Delay Locked Loop) для автоподстройки задержки сигнала DQS относительно CLK. Эта схема работает наподобие фазовой автоподстройки (PLL) и способна выполнять синхронизацию (обеспечивать совпадение фронтов DQS и CLK) лишь в некотором ограниченном диапазоне частот синхронизации. Address… Читать ещё >

Назначение сигналов в микросхемах SDRAM (реферат, курсовая, диплом, контрольная)

Таблица 7.


Сигнал.	I/O.	Назначение.
CLK.	I.	ClockInput — синхронизация, действует по положительному перепаду.
СКЕ.	I.	ClockEnable — разрешение синхронизации (высоким уровнем). Низкий уровень переводит микросхему в режим PowerDown, Suspend или Set/Refresh.
CS#.	I.	ChipSelect — разрешение декодирования команд (низким уровнем). При высоком уровне новые команды не декодируются, но выполнение начатых продолжается.
RAS#, CAS#, WE#.	I.	Row Address Strobe, Column Address Strobe, Write Enable — сигналы, определяющиеоперацию (код команды).
BSO, BS1 или BAO, BA1.	I.	BankSelects или BankAddress — выбор банка, к которому адресуется команда.
A[0:12].	I.	Address — мультиплексированная шина адреса. В циклах BankActivate определяют адрес строки. В циклах Read/Write линии А[0:9] и All задают адрес столбца. Линия А10 в циклах Read/Write включает режим автопредзаряда (при A10=l), n цикле Precharge А10=1 задает предзаряд всех банков (независимо от BSO, BS1).
DQx.	I/O.	DataInput/Output — двунаправленные линии данных.
DQM.	I.	DataMask — маскирование данных. В цикле чтения высокий уровень переводит шину данных в высокоимнедансное состояние (действует через 2 такта). В цикле записи высокий уровень запрещает запись текущих данных, низкий — разрешает (действует без задержки).
Vss, VDD;	Общий и провод и питание ядра.
VSSQ, VDDQ;	Общий провод и питание выходных буферов. Изолированы от питания ядра для снижения помех.

Память DDR SDRAM (Dual Data Rate — удвоенная скорость данных) представляет собой дальнейшее развитие SDRAM. Как и следует из названия, у микросхем DDR SDRAM данные внутри пакета передаются с удвоенной скоростью — они переключаются по обоим фронтам синхроимпульсов. На частоте 100 МГц DDR SDRAM имеет пиковую производительность 200 Мбит/пин, что в составе 8-байтных модулей DIMM дает производительность 1600 Мбайт/с. На высоких тактовых частотах (100 МГц) двойная синхронизация предъявляет очень высокие требования к точности выдерживания временных диаграмм. Для повышения точности синхронизации предпринят ряд мер.

Сигнал синхронизации микросхемы подается в дифференциальной форме, что позволяет снизить влияние смещения уровней на точность синхронизации.

Для синхронизации данных в интерфейс введен новый двунаправленный стробирующий сигнал DQS. Стробы генерируются источником данных: при операциях чтения DQS генерируется микросхемой памяти, при записи — контроллером памяти (чипсетом).

В отличие от обычных SDRAM, у которых данные для записи передаются одновременно с командой, в DDR SDRAM данные для записи (и маски DQM) подаются с задержкой на один такт (write latency). Значение CAS# Latency может быть и дробным (CL=2, 2.5, 3). Микросхемы SDRAM до «штатного» использования должны быть инициализированы — кроме предзаряда банков у них должны быть запрограммированы параметры конфигурирования. В DDR SDRAM из-за необходимости настройки цепей DLL программирование несколько сложнее.

КОНТРОЛЬНЫЕ ВОПРОСЫ

Память с синхронным интерфейсом — SDRAM и DDR SDRAM.

Микросхемы синхронной динамической памяти SDRAM.

Как происходит пакетная передача данных?

Память DDR SDRAM.

Микросхемы синхронной динамической памяти SDRAM.

Показать весь текст

Заполнить форму текущей работой

Другие работы

История математического моделирования и технологии вычислительного эксперимента

Применение компьютеров для математического моделирования изменило само понятие «решить задачу «. До этого исследователь удовлетворялся написанием математической модели. А если ему еще удавалось доказать, что решение (алгоритм) в принципе существует, то этого было достаточно, если априори полагать, что модель адекватно описывает изучаемое явление. Поскольку, как правило, нет простых формул…

Реферат