Помощь в написании студенческих работ
Антистрессовый сервис

Статистические модели контроля выхода годных и технологических потерь в производстве СБИС

Диссертация: Статистические модели контроля выхода годных и технологических потерь в производстве СБИС
ДиссертацияПомощь в написанииУзнать стоимостьмоей работы

В разделе работы, связанной с приемочным контролем качества рассмотрен контроль качества по количественному признаку, проводимый поставщиком и потребителем в микроэлектронике. Проведено обобщение стандартной методики по статистическому приемочному контролю качества с учетом специфики полупроводникового производства, которая связана с наличием иерархической структуры данных, отражающей… Читать ещё >

Статистические модели контроля выхода годных и технологических потерь в производстве СБИС (реферат, курсовая, диплом, контрольная)

Содержание

  • ГЛАВА 1. ОБЗОР СОВРЕМЕННЫХ МЕТОДОВ АНАЛИЗА ВЫХОДА ГОДНЫХ И КОНТРОЛЯ ТЕХНОЛОГИЧЕСКИХ ПОТЕР
    • 1. 1. Компаунд-распределения Пуассона
    • 1. 2. Биномиальное компаунд-распределение и его свойства
    • 1. 3. Схема Пойа
  • Замечание об используемых терминах и моделях выхода годных
    • 1. 4. Принципы планирования сравнительных экспериментов в микроэлектронике
    • 1. 5. Алгоритм анализа сравнительных экспериментов в микроэлектронике
    • 1. 6. Основные понятия статистического приемочного контроля качества
    • 1. 7. Постановка задач исследований
  • ГЛАВА 2. МОДЕЛИ ДЕФЕКТНОСТИ И ВЫХОДА ГОДНЫХ. НОРМИРОВАНИЕ ТЕХНОЛОГИЧЕСКИХ ПОТЕР
    • 2. 1. Распределение выхода годных
    • 2. 2. Оперативная характеристика технологических потерь
    • 2. 3. Многоуровневое обобщение кластерной модели дефектности
    • 2. 4. Среднее значение и дисперсия многоуровнего компаунд-распределения Пуассона
    • 2. 5. Корреляционные характеристики в многоуровневой модели
    • 2. 6. Обобщение распределения выхода годных
    • 2. 7. Математическое моделирование в рамках кластерных моделей для дефектности и выхода годных
    • 2. 8. Выводы
  • ГЛАВА 3. РАЗВИТИЕ МЕТОДОВ КОНТРОЛЯ ТЕХНОЛОГИЧЕСКИХ ПОТЕР
    • 3. 1. Методика анализа сравнительных экспериментов в микроэлектронике (несбалансированный эксперимент)
    • 9. 3.2. Экономическая оценка результатов сравнительного эксперимента по оценке выхода годных (технологической пробы)
      • 3. 3. Приемочный контроль качества по количественному признаку
      • 3. 4. Выводы
  • ГЛАВА 4. ПРАКТИЧЕСКАЯ РЕАЛИЗАЦИЯ РЕЗУЛЬТАТОВ РАБОТЫ
    • 4. 1. Методика анализа дефектности и расчет параметров распределения выхода годных
    • 4. 2. Применение многоуровневой кластерной модели к анализу дефектности группы изделий
    • 4. 3. Применение методики анализа сравнительных экспериментов
    • 4. 4. Практическая ценность работы

Неуклонный научно-технический прогресс вызывает постоянный рост конкуренции на мировом рынке и приводит к ужесточению требований, предъявляемых к качеству продукции. Наиболее авторитетную методическую и нормативную базу для разработки, внедрения и поддержания системы качества обеспечивают международные стандарты ИСО серии 9000 [1−3].

Статистические методы являются одним из важнейших элементов системы качества [4−7]. Они позволяют выработать единый язык для общения работников различных специальностей и вести работу по совершенствованию изделий и технологий в рамках единой системы количественных показателей.

В настоящее время большинство российских предприятий стремятся повысить эффективность управления путем внедрения процессного подхода [8]. Для предприятий микроэлектронной промышленности этот переход является очень сложным, он требует привлечения передовых научных разработок, в том числе статистических методов. Статистические методы могут успешно применяться при проектировании изделий, разработке технологических маршрутов и процессов, для предупреждения появления несоответствий, для анализа качества продукции, при осуществлении взаимодействия с поставщиками и потребителями, при разработке и осуществлении инновационных проектов, а также во многих других случаях [9−12].

Применение статистических методов — действенный путь разработки новой технологии и контроля качества производственных процессов [13].

Исторически изобретение первой интегральной схемы (ИС) было сделано Джеком С. Килби в 1958 [14], первая монолитная коммерческая ИС появилась на рынке в 1961, ИС на МОП-структурах (металл — окисел.

— полупроводник) в 1962, комплиментарные ИС (КМОП) в 1963. За 40 лет интенсивного развития полупроводниковой промышленности ИС прошли путь от малой степени интеграции (менее 100 элементов в кристалле) до современных ультрабольших интегральных схем со степенью интеграции до миллиарда элементов в кристалле. Все это время развитие интегральной электроники следовало так называемому закону Мура — эмпирической закономерности, обнаруженной Гордоном Муром уже в начале 60-х годов: число составляющих микросхему компонентов удваивается каждые 1,5−2 года [14]. Учитывая, что выход из строя одного из многих миллионов элементов обычно приводит к отказу всей микросхемы, можно констатировать, что закон Мура отражает непрерывный экспоненциальный во времени прогресс в обеспечении выхода годных отдельных элементов. Предполагается, что отмеченный выше прогресс интегральной электроники, сохранится и в следующем десятилетии, поэтому выход годных ИС останется наиболее важной характеристикой производства СБИС [15, 16].

В тех случаях, когда отказы и дефекты микросхем носят случайный (статистический) характер, в задачах контроля выхода годных широко используются методы прикладной статистики. Статистические модели выхода годных ИС служат следующим основным целям: оценка уровня технологии на основе статистики по выходу годных, контролю дефектности и испытаниям ИСоценка и сравнение различных конструктивно-технологических решенийпрогнозирование выхода годных для вновь разрабатываемых изделийоптимизация экономической деятельности полупроводникового производства. Во всех случаях модели выхода годных позволяют либо рассмотреть с единых позиций имеющиеся в производстве данные по изделиям, отличающимся степенью интеграции, правилами проектирования и технологическим маршрутом изготовления, либо позволяют сделать прогноз на будущее: как изменения в технологии или номенклатуре изделий повлияют на технико-экономические показатели полупроводникового производства. Статистические методы контроля выхода годных изделий могут применяться не только на этапах проектирования и оценки готовой продукции, но и на этапе производства. Например, байесовский подход [17] позволяет уточнять прогноз выхода годных и принимать технические решения по мере продвижения партии полупроводниковых пластин по технологическому маршруту, если принимать во внимание информацию, получаемую по результатам межоперационного контроля дефектности [17,18].

Целью диссертационной работы было развитие статистических моделей выхода годных и контроля технологических потерь, адекватных задачам современногтдртизводства СБИС. Для достижения указанной цели было проведено обобщение моделей выхода годных, используемых в настоящее время, предложена методика расчета и нормирования технологических потерьразвита методика стандарта по приемочному контролю качества по количественному признаку, разработана методика анализа сравнительных экспериментов и оценки эффективности внедряемых технологий и усовершенствований.

Достоверность полученных результатов определяется тем, что статистические модели для полупроводникового производства строятся на основе строгих, апробированных методов математической и прикладной статистики и содержат ранее известные модели в качестве частных случаев. Предлагаемые аналитические модели дефектности хорошо согласуются с результатами моделирования методом Монте-Карло. Разработанные статистические модели адекватно описывают реальные данные полупроводникового производства.

В первой главе настоящей работы представлен обзор современных моделей выхода годных, а также математический формализм, необходимый для перехода от моделей с фиксированным уровнем дефектности технологии к моделям, в которых уровень дефектности рассматривается как случайная статистическая величина. Рассматриваются компаунд-распределения (Пуассона и биномиальное) и их приложения к анализу выхода годных.

Приводятся принципы планирования и анализа сравнительных экспериментов. Рассматривается алгоритм анализа сбалансированных сравнительных экспериментов в микроэлектронике.

Дается краткий обзор стандартов по приемочному контролю качества. Рассматриваются основные определения приемочного контроля, правила принятия решений по результатам контроля.

Во второй главе, посвященной обобщению моделей выхода годных, показано каким образом излагаемый подход дает основу к количественному объяснению статистических колебаний выхода годной продукции. Полученное распределение выхода годных рассматривается как основа для расчета оперативной характеристики потерь, имеющей важное значение для всей системы нормирования и контроля технологических потерь.

Далее предложен подход построения многоуровневых иерархических моделей распределения дефектов, являющихся обобщением одноуровневой модели, представленной компаунд-распределением Пуассона. Как^следстш^ функции распределения выхода годных. На основе двухуровневой математической модели дефектности проведено компьютерное моделирование распределения дефектов и восстановление параметров модели для партии полупроводниковых пластин.

В третьей главе рассматриваются такие методы контроля технологических потерь как анализ сравнительных экспериментов и приемочный контроль качества по количественному признаку.

В разделе работы, связанной с анализом сравнительных экспериментов, предлагается алгоритм анализа несбалансированного эксперимента для данных, имеющих иерархическую структуру.

В разделе работы, связанной с приемочным контролем качества рассмотрен контроль качества по количественному признаку, проводимый поставщиком и потребителем в микроэлектронике. Проведено обобщение стандартной методики по статистическому приемочному контролю качества с учетом специфики полупроводникового производства, которая связана с наличием иерархической структуры данных, отражающей невоспроизводимость контролируемых параметров в микроэлектронике. Рассмотрены вопросы статистического приемочного контроля поставщика и потребителя, включая согласование их интересов.

В четвертой главе приводятся практические применения результатов работы.

В конце диссертации приведены общие выводы по работе.

На защиту выносятся следующие результаты и положения:

1. Получение аналитического выражения для функции распределения выхода годных и его применение для расчета нормативныхи. сверхнорматшшыхдехнологических потерь.

2. Результаты математического моделирования распределения дефектов в рамках двухуровневой кластерной модели дефектности.

3. Применение многоуровневой кластерной модели к анализу дефектности группы изделий.

4. Разработка и применение методики анализа сравнительных экспериментов в микроэлектронике, технико-экономическая оценка результата сравнительного эксперимента.

5. Развитие методики стандарта статистического приемочного контроля качества по количественному признаку, позволяющее учитывать специфику данных производства СБИС.

ОБЩИЕ ВЫВОДЫ ПО РАБОТЕ.

1. Предложена аналитическая статистическая модель для прогнозирования распределения выхода годных с учетом невоспроизводимости уровня дефектности технологии. Получено выражение для оперативной характеристики потерь, позволяющее проводить анализ и нормирование технологических потерь.

Разработанный в рамках представляемой работы метод оперативной характеристики технологических потерь позволяет обеспечить нормирование и наладить в реальном времени контроль технологического и технико-экономического уровня выпускаемой продукции. С помощью оперативной характеристики потерь все технологические потери могут быть разделены на две группы: неизбежные (нормативные) потери, связанные с достигнутым уровнем технологии и дополнительные (сверхнормативные) потери, связанные с несоответствием требованиям нормативно-технологической документации качества материалов и процессов, работы оборудования и персонала и т. п.

Построенная на описанных принципах система нормирования и контроля технологических потерь является важной составной частью системы оптимального управления производственным процессом.

2. Проведено математическое моделирование и предложен алгоритм оценки параметров многоуровневых иерархических моделей распределения дефектов в микроэлектронике.

Введение

нескольких уровней иерархии дефектности позволило включить в себя одновременный учет неоднородности уровня дефектности между различными областями внутри полупроводниковой пластины, между пластинами в партии, между партиями и т. д. Оценка средней дефектности и коэффициентов кластеризации в многоуровневой модели дефектности произведена на основе разложения сверхнормальной (по сравнению с распределением Пуассона) дисперсии по уровням иерархии.

3. Иерархические цепочки для средних значений выхода годных дают новые, наиболее общие формулы для оценки и прогнозирования доли годной продукции в полупроводниковом производстве и обобщают широко используемые модели выхода годных. В качестве частных случаев выступают модель Пуассона (нулевое приближение) и модель, основанная на отрицательном биномиальном распределении (первое приближение). Развиваемый подход позволяет трактовать средний выход годных (на некотором уровне иерархической структуры) как случайную величину (по отношению к более высокому уровню иерархии). Разработанная иерархическая модель дала возможность оценить дефектность каждой партии для изделий, разрабатываемых по одной и той же технологии.

4. Разработана методика анализа сравнительных экспериментов в приложении к задачам микроэлектроники.

Введение

плотности и функции распределения величины эффекта обработки А, характеризующей отличие между режимами, позволяет не только принять или отвергнуть проверяемую гипотезу, но и построить соответствующий доверительный интервал для Д.

5. Проведено развитие методики ГОСТ Р 50 779.53−98 по статистическому приемочному контролю качества с учетом специфики производства СБИС, связанной с наличием иерархической трехуровневой структуры данных, отражающей невоспроизводимость контролируемых параметров соответственно от точки к точке на пластине, от пластины к пластине внутри партии и от партии к партии. Рассмотрены вопросы статистического приемочного контроля качества продукции, проводимых поставщика и потребителя, включая согласование их интересов.

Показать весь текст

Список литературы

  1. O 9000:2000 ® Система менеджмента качества. Основные положения и словарь.
  2. ISO 9001:2000 (Е) Система менеджмента качества Требования.
  3. ISO 9004:2000 (Е) Система менеджмента качества — Руководящие указания по улучшению деятельности.
  4. EIA-557-A. El A Standard Statistical Process Control System. (Revision of EIA-557 concurrent with JESD19). July 1995. Electronic Industries Association (EIA).
  5. ГОСТ P 50 779.0−95. Статистические методы. Основные положения. M. Изд-во стандартов, 1995 — 4 с.
  6. ОСТ 1114.1011−99. Стандарт отрасли. Микросхемы интегральные. Система и методы статистического контроля и регулирования технологического процесса. / Богданов Ю. И., Дорошевич К. К., Иванов А. В. и др. / М. 1999. ЦНИИ 22. 78 с.
  7. Статистическое управление процессами. SPC. Пер. с англ. — Н. Новгород: АО НИЦ КД, СМЦ «Приоритет», 1999 181 с.
  8. Процессный подход к управлению организацией. Аналитический обзор В. Г. Елиферова. http://www.finexpert.ru/analit/an9.htm. 04.09.2002.
  9. Системы технологического обеспечения качества компонентов микроэлектронной аппаратуры / В. Е. Власов, В. П. Захаров, А.И. Коробов- Под ред. А. И. Коробова М.: Радио и связь, 1987. — 160 с.
  10. Статистические методы повышения качества. / Под ред. X. Кумэ / Пер. с англ. М.: Финансы и статистика, 1990 301 с.
  11. Advanced information on the Nobel Prize in Physics 2000. http://www.nobel.se/announcement/2000/phyadv.pdf. 8.02.2001
  12. Kuo W., Kim T. An Overview of Manufacturing Yield and Reliability Modeling for Semiconductor Products // Proc. IEEE. August 1999. V.87. № 8. P. 1329−1345.
  13. Boning D.S., StefaniJ., Butler S. W. Statistical Methods For Semiconductor Manufacturing. Encyclopedia of Electrical Engineering, J. G. Webster, Ed., Wiley, Feb. 1999. 22 P.
  14. Ю.И., Богданова H.A., Дшхунян B.JI., Романов А. А. Статистический контроль потока партий в полупроводниковом производстве. // Всероссийская научно-техническая дистанционная конференция «Электроника». Тезисы докладов. М., МИЭТ 2001. с.140−141.
  15. Ю.И., Романов А. А. Контроль дефектности и управление выходом годных в полупроводниковом производстве. // Всероссийская научно-техническая конференция «Микро- и наноэлектроника 98». Тезисы докладов. Том 2. Звенигород, 1998. Доклад Р 3−51,2 с
  16. Murphy B.T. Cost Size Optima of Monolithic Integrated Circuits // Proc. IEEE. Dec. 1964. Vol. 52. P. 1537−1545.
  17. Seeds R.B. Yield, Economic, and Logistic Models for Complex Digital Arrays // IEEE Int. Conv. Rec. 1967. Pt.6. P. 61 66.
  18. Ocabe Т., Nagata M., Shimada S. Analysis of Yield of Integrated Circuits and a New Expression for the Yield // Elec. Eng. Japan. Dec. 1972. Vol. 92. P. 135−141.
  19. Stapper C.H. Defect Density Distribution for LSI Yield Calculations. // IEEE Trans. Electron Devices. July 1973. Vol. ED-20. P. 655−657.
  20. Stapper C.H. LSI Yield Modeling and Process Monitoring // IBM J. Res. Develop. January/March 2000. Vol. 44. № ½. P. 112−118. Reprinting from IBM J. Res. Develop. 1976. Vol. 20. № 3.
  21. Ч.Х., Армстронг Ф. М., Садзи К. Статистические модели выхода годных интегральных схем // ТИИЭР. 1983. Т.71. Вып. 4. с. 626.
  22. Cunningham J. A. The Use and Evaluation of Yield Models in Integrated Circuit Manufacturing// IEEE Trans, on Semiconductor Manufacturing. May 1990. Vol. 3. № 2. P. 60−71.
  23. Stapper C.H. Statistics Associated with Spatial Fault Simulation Used for Evaluating Integrated Circuit Yield Enhancement // IEEE Trans. Computer-Aided Design. March 1991. Vol. 10. № 3. P. 399−406.
  24. Stapper C.H., Rosner R.J. Integrated Circuit Yield Management and Yield Analysis: Development and Implementation // IEEE Trans. Semiconduct. Manufact. May 1995. V.8. p. 95−102.
  25. Ю.И. Влияние кластеризации дефектов на выход годных в рамках модели биномиального компаунд-распределения. Всероссийская научно-техническая конференция «Микро- и наноэлектроника-98». Тезисы докладов. Том 2. Звенигород, 1998. Доклад P3−53.
  26. И.Т., Черняев Н. В. Управление надежностью интегральных микросхем на основе информационной избыточности. // Изв. вузов. Электроника. 1998. № 4 — с. 62−66.
  27. Gaitonde D., Walker D.M.H., Maly W. Accurate Yield Estimation of Circuits with Redundant Elements. Proceedings of The IEEE International Workshop on Detect and Fault Tolerance in VLSI Systems, P. 155−163, 1995.
  28. Koren I., Singh A.D. Fault Tolerance in VLSI Circuits // Computer, Special Issue on Fault Tolerant Systems. July 1990. Vol.23, p. 73−83.
  29. Venkataraman A., Koren I. Determination of Yield Bounds Prior to Routing // Proc. of the 1999 IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems. Nov. 1999. p. 4−13.
  30. Koren /., Koren Z. Incorporating Yield Enhancement into the Floorplanning Process // IEEE Transactions on Computers. June 2000. Vol. 49. № 6. P. 532−541.
  31. Koren I. Should Yield be a Design Objective? // Proc. of the International Symposium on Quality of Electronic Design. March 2000. P. 115−120.
  32. Koren I. Tutorial «Yield: Statistical Modeling and Enhancement Techniques» // presented at the Yield Optimization and Test (YOTOl) Workshop. Nov. 2001. http://www.ecs.umass.edu/ece/koren/yield. 3.06.2002
  33. Ю.И., Богданова H.A. Влияние кластеризации дефектов на эффективность кода Хемминга. // Всероссийская научно-техническаяконференция «Микро- и наноэлектроника 98». Тезисы докладов. Том 2. Звенигород, 1998. Доклад РЗ-52.
  34. E.H., Панасюк В. Н., Исаев В. В., и др. Метод исследования технологии формирования металлизированной разводки ИС с применением тестовых компонентов. // «Электронная техника» — 1988. вып.4.-с.68−71.
  35. Ю.И., Минаев В. В., Руднев A.B. Прогнозирование выхода годных и контроль технологических потерь в полупроводниковом производстве. // Известия вузов. Сер. электроника. 2001. № 3. с.52−57.
  36. Stapper С.Н. On Yield, Fault Distributions and Clustering of Particles. IBM J. Res. Develop., Vol. 30, P. 326−338, May 1986.
  37. C.A., Енюков И. С., Мешалкин Л. Д. Прикладная статистика. Основы моделирования и первичная обработка данных. М.: Финансы и статистика, 1983. — 472 с.
  38. Вероятность и математическая статистика. Энциклопедия. Под ред. Ю. В. Прохорова. — М.: Большая Российская энциклопедия, 1999 911 с.
  39. В.Г., Никулин М. С. Несмещенные оценки и их применения. — М.: Наука, 1989−440 с.
  40. Когеп /., Koren Z., Stapper C.H. A Unified Negative — Binomial Distribution for Yield Analysis of Defect Tolerant Circuits // IEEE Transactions on Computers. June 1993. Vol. 42. № 6. P.724−734.
  41. Stapper C.H. Improved Yield Models for Fault-Tolerant Memory Chips. IEEE Transactions on Computers. 1993. Vol. 42 № 7. P.872−881.
  42. Koren /., Koren Z. A Unified Approach for Yield Analysis of Defect Tolerant Circuits. Defect and Fault Tolerance in VLSI Systems, Vol. 2, C.H. Stapper, V.K. Jane and G. Saucier (eds.), Plenum, 1990. P. 33−45.
  43. Stapper C.H. Small Area Fault Clusters and Fault — Tolerance in VLSI Circuits // IBM J. Res. Develop. March 1989. Vol. 33. P. 174 — 177.
  44. Koren I., Koren Z, Stapper C.H. A Statistical Study of Defect Maps of Large Area VLSI IC’s // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. June 1994. Vol. 2. № 2. P.249−256.
  45. Ю.А. Теория вероятностей, случайные процессы и математическая статистика. -М.: Наука, 1989 320 с.
  46. В. Введение в теорию вероятностей и ее приложения. Пер. с англ. М.: Наука, 1984. т. 1 2.
  47. Ю.К. Вероятностные методы выборочного контроля. М.: Наука. 1975.-406 с.
  48. Ferris-Prabhu A.V. Role of Defect Size Distribution in Yield Modeling. IEEE Trans. Electron Devices, vol. ED-32, no. 9, P. 1727−1736, Sept. 1985.
  49. Maly W. Modeling of Point Defect Related Yield Losses for CAD of VLSI Circuits. Proc. of ICCAD-84, 1984, pp. 161−163.
  50. Stapper C.H. Modeling of Defects in Integrated Circuit Photolithographic Patterns. IBM J. Res. Develop, vol. 28, no. 4, P. 461−474, July 1984.
  51. Levasseur S., Duvivier F. Application of a Yield Model Merging Critical Areas and Defectivity Data to Industrial Products. Proc. of the 1997 IEEE Intern. Symp. on Defect and Fault Tolerance in VLSI Systems, P. 11−19, Oct. 1997.
  52. DoiJ.A., Thomas M.E., Maly W. Detection and Physical Characterizations of Spot Defects in Metal 1С Interconnections. 172nd Meeting of the Electrochemical Society, Honolulu 1987, P. 637.
  53. KhareJ., Maly W., Thomas M.E. Extraction of Defect Size Distributions in an 1С Layer Using Test Structure Data. IEEE Transactions of Semiconductor Manufacturing, P. 354−368, vol. 7. no. 3, Aug. 1994.
  54. P.А. Статистические методы для исследователей. М.: Гостехиздат, 1958. — 648 с.
  55. Ю.П., Маркова Е. В., Грановский Ю. В. Планирование эксперимента при поиске оптимальных условий. М.: Наука, 1976 — 279 с.
  56. Горский В. Г, Адлер Ю. П. Планирование промышленных экспериментов (модели динамики). М.: Металлургия, 1978 — 112 с.
  57. В.Г., Адлер Ю. П. Планирование промышленных экспериментов (модели статики). М.: Металлургия, 1974 — 264 с.
  58. Ю.И. Анализ вариаций и построение контрольных карт в микроэлектронике. // Микроэлектроника. 1995. Т.24. № 6. С.435−446.
  59. Миттаг Х.-Й., Ршне X. Статистические методы обеспечения качества. Пер. с нем. М.: Машиностроение, 1995 — 616 с.
  60. ГОСТ Р 50 779.50−95. Статистические методы. Приемочный контроль качества по количественному признаку. Общие требования. М. Изд-во стандартов, 1995 27 с.
  61. .В., Беляев Ю. К., Соловьев А. Д. Математические методы в теории надежности. М.: Наука, 1965 — 524 с.
  62. ГОСТ Р 50 779.43−99 (ИСО 7966−93). Статистические методы. Приемочные контрольные карты. М. Изд-во стандартов, 2000 23 с.
  63. ГОСТ 15 895–77. Статистические методы управления качеством продукции. Термины и определения. М. Изд-во стандартов, 1991 — 45 с.
  64. КС., Рыжик КМ. Таблицы интегралов, сумм, рядов и произведений М.: Физматгиз, 1963. 1100 с.
  65. А.Ф., Уваров В. Б. Специальные функции математической физики. М. Наука, 1984. 344 с.
  66. Британский стандарт ВБ 6143:1992. «Руководство по экономике качества». Часть 2. Модель предупреждения, оценки и отказов. Пер. с англ. — М.: НТК «Трек» — 1997. — 28 с.
  67. JI.H., Смирнов Н. В. Таблицы математической статистики. М.: Наука, 1983.-416 с.
  68. М., Стьюарт А. Статистические выводы и связи. М.: Наука, 1973−899 с.
  69. Ю.И., Богданова Н. А., Дшхунян В. Л. Статистические модели управления дефектностью и выходом годных в микроэлектронике. Микроэлектроника, 2003, т.32, № 1, с.62−76.
  70. Yu.I., Bogdanova N.A., Rudnev A.V. «Multilevel Clustering Fault Model for 1С Manufacture». The International Conference «Micro-and nanoelectronics 2003» (ICMNE-2003) — LANL Report physics/310 012. 2003. Юр.
  71. Bogdanov Yu.I., Bogdanova N.A., Statistical Modeling for 1С Manufacture: Hierarchical Approach. The International Conference «Micro- and nanoelectronics 2003» (ICMNE-2003). Abstracts. Moscow — Zvenigorod. October 6th-10th, 2003. P-l 14.
  72. Pleskacz W.A. Yield Estimation of VLSI Circuits with Downscaled Layouts. IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, Nov. 1999.
  73. Г. Дисперсионный анализ. М.: Физматгиз, 1963 — 628 с.
  74. Bogdanov Yu.I., Bogdanova N.A., Rudnev A. V. Correlation Characteristics in Multilevel Clustering Fault Model. The International Conference
  75. Micro- and nanoelectronics 2003″ (ICMNE-2003). Abstracts. Moscow — Zvenigorod. October 6th-10th, 2003. P-133.
  76. Ю.И., Богданова Н. А., Руднев А. В. Анализ дефектности в микроэлектронике с использованием кластерных моделей // Тезисы доклада на IV международной научно-технической конференции «Электроника и информатика 2002». М.: МИЭТ. 2002. с.25−26.
  77. П.А., Толстихина A.JI. Сканирующая зондовая микроскопия (туннельная и силовая) в задачах метрологии и наноэлектроники. // Микроэлектроника. 1997, том 26, № 6 — с. 426 439.
  78. Joshi M. Reporting Process Capability. IEEE/SEMI Int’l Semiconductor Manufacturing Science Symposium. 1993. P. 12−19.
  79. Levinson W.A. Statistical Process Control in Microelectronics Manufacturing. // Semiconductor International. November 1995. P.95−102.
  80. С. M. Метод Монте-Карло и смежные вопросы, 2 изд. М.: Наука, 1975−472 с.
  81. И.Н. Численные методы Монте-Карло М.: Наука, 1973 — 248 с.
  82. Ю.Н., Макаров А. А. Статистический анализ данных на компьютере / Под ред. В. Э. Фигурнова М.: ИНФРА-М, 1998 — 528 с.
  83. ГОСТ Р 50 779.53−98. Статистические методы. Приемочный контроль качества по количественному признаку для нормального законараспределения. Часть 1. Стандартное отклонение известно. М. Изд-во стандартов, 1998 18 с.
  84. ГОСТ Р 50 779.21−96. Статистические методы. Правила определения и методы расчета статистических характеристик по выборочным данным. Часть 1. Нормальное распределение. М. Изд-во стандартов, 1996−43 с.
  85. Справочник по прикладной статистике. В 2-х т. т. 1.: Пер. с англ. / Под ред. Э. Ллойда, У. Ледермана, Ю. Н. Тюрина. — М.: Финансы и статистика, 1989 510 с.
  86. П. Робастность в статистике. М.: Мир, 1984 — 304 с.
  87. М. Ранговые корреляции. Пер. с англ. М.: Статистика, 1975 -216с.
  88. Справочник по прикладной статистике. В 2-х т. т. 2.: Пер. с англ. / Под ред. Э. Ллойда, У. Ледермана, С. А. Айвазяна, Ю. Н. Тюрина. — М.: Финансы и статистика, 1990 — 526 с.
  89. H.H. Численные методы. М.: Наука, 1978 512 с.
  90. В. Улучшать качество, не урезая нужные расходы. // Методы менеджмента качества. — 2002. № 10 с. 4−8.
  91. ГОСТ Р 50 779.11−2000 (ИСО 3534.2−93). Статистические методы. Статистическое управление качеством. Термины и определения. М. Изд-во стандартов, 2001 37 с.
  92. ГОСТ Р 50 779.30−95. Статистические методы. Приемочный контроль качества. Общие требования. М. Изд-во стандартов, 1996 34 с.
  93. Ю.И., Дшхунян В. Л., Руднев А. В. Приемочный контроль качества в полупроводниковом производстве. Всероссийская научно-техническая дистанционная конференция «Электроника». Тезисы докладов. М., МИЭТ 2001. с. 146−147.
  94. Ю.И., Руднев А. В. Методика статистического приемочного контроля качества в полупроводниковом производстве. // М.: Надежность. 2003. № 3. с. 38−42.
  95. ГОСТ Р 50 779.10−2000. Статистические методы. Вероятность и статистика. Термины и определения. М. Изд-во стандартов, 2001 41 с.
  96. Ни D., Koretsky М. Yield Analyis Based on Fault Probability and Kill Ratio. Semiconductor International. November 2001. www. e-insite.net/semiconductor. 22 P. 16.01.2002
  97. Koren I., Stapper C.H. Yield Models for Defect Tolerant VLSI Circuit: A Review. Defect and Fault Tolerance in VLSI Systems, Vol. 1, I. Koren (ed.), P. 1−21, Plenum, 1989.
  98. Development of New Methodology and Technique to Accelerate Region Yield Improvement / Wong K., Mitchell P., Nulty J. and others / IEEE/SEMI Advanced Semiconductor Manufacturing Conference. 1998. P. 82−85.
  99. Wafer Line Productivity Optimization in a Multi-Technology Multi-Part-Number Fabricator. / Maynard D.N., Rosner R.J., Kerbaugh M.L., Hamilton R.A., Bentlage J.R., Boye C.A. / IEEE/SEMI Advanced Semiconductor Manufacturing Conference. 1998. P. 34−42.
  100. Model-Free Estimation of Some Yield Metrics in Integrated Circuit Fabrication. / Friedman D.J., Hansen M.H., Nair V.N., James D. / http://cm.bell-labs.com/cm/ms/who/cocteau/papers/overview.ps.gz. 44 P. 11.09.2002
  101. Hansen M.H., Nair V.N., Friedman D.J. Process Improvement Through the Analysis of Spatially Clustered Defects on Wafer Maps. http://cm.bell-labs.com/cm/ms/who/cocteau/papers/overview.ps.gz. 11.09.2002
  102. H.C., Жидков Н. П., Кобельков Г. М. Численные методы. -М.: Наука, 2000. 624 с.
Заполнить форму текущей работой

Сессия? Спокойно!