Разработка методов и алгоритмов проектирования тонкопленочных микросборок высокой интеграции

Актуальность темы

Создание высококачественных надежных радиоэлектронных средств с использованием последних достижений микроэлектроники при минимальных производственных затратах стало возможным благодаря современной технологии микрозлектронной аппаратуры (МЭА), основной конструктивной единицей которой является микросборка (МСБ) С13. Основным направлением развития микроэлектроники является повышение степени интеграции компонентов и МСБ 121.

Проблемы миниатюризации различных радиоэлектронных устройств рассмотрены в [701. Актуальность миниатюризации аналоговых устройств и их компонентов вызвана скопившейся и продолжающей расти диспропорцией массогабаритных параметров этих устройств в сравнении с цифровыми устройствами. Эта диспропорция в миниатюризации различных составных частей МЭА обусловлена как схемотехническими решениями, так и конструкторски-технологическими.

С ростом уровня интеграции изделии микроэлектроники неизменно достигается снижение стоимости, улучшение показателей надежности, уменьшение массы и габаритов изделий. Отмеченные закономерности обусловлены спецификой условий групповых методов обработки, применяемых при изготовлении микроэлектронных изделий, Себестоимость интегральной схемы (И0) почти пропорциональна ее площади СЙ1: где Зис — площадь, занимаемая одной ИС- 50 — площадь подложкиРг — доля выхода годных ИС на одной подложкеСк — затраты на проведение к-той (из общего числа ш операций) технологической операцииС0 — стоимость подложки,.

Из (ВЛ) видны следующие три пути уменьшения себестоимости ИС.

В Л) при неизменной площади ь0 подложки, Во-первых, стоимость ИС уменьшается, если уменьшается площадь ИС 5ИС, так как при этом увеличивается число ИС, размещаемых на одной подложке. Последнее обеспечивается масштабным уменьшением геометрических размеров элементов, так как при росте плотности упаковки себестоимость изготовления платы L Ск изменяется незначительно или вообще не изменяется (Е Ск * const). На практике выгодно не только добиться увеличения плотности размещения элементов, но и увеличить интеграцию изделия микроэлектроники, Последнее достигается как увеличением плотности упаковки, так и площади, занимаемой ИС, Во-вторых, себестоимость ИС уменьшается при увеличении Fv, то есть процента выхода годных ИС, изготавливаемых на одной подложке, В-третьих, себестоимость ИС уменьшается при снижении ECKi то есть затрат на проведение технологического процесса ИС.

Одним из основных элементов МСБ, который влияет на степень интеграции, является тонкопленочный резистор (ТПР). В настоящее время хорошо отработана технология изготовления ТПР с минимальными размерами 0,2 мм, МСБ, содержащие резисторы с линейными размерами 0,05, 0,1 мм, имеют недостаточный для практики выход годных СЗОЗ,.

Применяемые на практике методы расчетов ТПР не позволяют уменьшать их размеры в связи с малой допустимой рассеиваемой мощностью, которая, как правило, не превышает 35 мВт/мм*. Методы расчетов тепловых режимов МСВ [73, 741 достаточно громоздки и неудобны для инженера-конструктора даже при использовании средств вычислительной техники. Кроме того, эти методы предназначены для расчета определенных конструкций МСБ и не решают вопросов выбора материала и конструкции платы, а также выбора соединительных материалов, предназначенных для соединения компонентов с платой и платы с основанием МСБ,.

Цель исследований. Целью настоящей работы является снижение себестоимости изготовления тонкопленочных микросборок, путем разработки конструктивно-технологических методов повышения интеграции и снижения затрат на проведение технологического процесса.

Задачи диссертационной работы, Для достижения поставленной цели необходимо решить следующие основные задачи:

1 Повысить точность оценки производственных погрешностей размеров и контактного сопротивления TIP.

2 Разработать алгоритм оценки инструментальных погрешностей сопротивления ТПР.

3 Разработать конструктивно-технологические способы, обеспечивающие уменьшение топологических норм проектирования элементов МСБ,.

4 Разработать методы и алгоритмы проектирования МСБ высокой интеграции.

Методы исследования. Для решения поставленных задач используются методы теории допусков, теории вероятностей и математической статистики, методы теплового моделирования и расчета тепловых режимов конструкций МСБ" а также экспериментальные методы исследования,.

Научная новизна. В диссертационной работе получены следующие новые научные результаты, которые выносятся на защиту:

1 Алгоритмы оценки производственных и инструментальных погрешностей тонкопленочных резисторов.

2 Усовершенствованный способ двойной фотолитографии,.

3 Способы компенсации систематических погрешностей ТПР.

4 Методы и алгоритмы проектирования МСБ высокой интеграции.

Практическая ценность, Разработанные методы и алгоритмы проектирования позволят снизить себестоимость изготовления МСБ за счет:

1 Повышения интеграции, путем уменьшения топологических норм проектирования элементов в 4−10 раз и увеличения диапазона отношения сопротивлений Щмакс/^мин" изготавливаемых на одной плате, с 50 до 50 000.

2 Уменьшения затрат на проведение технологического процесса изготовления плат МОЕ, путем исключения применения в проводящих структурах золота, а также за счет экономии материалов и времени, что характерно для нового способа двойной фотолитографии.

3 Повышения выхода годных плат МСБ путем определения и устранения инструментальных погрешностей.

Реализация в промышленности. Полученные в диссертационной работе теоретические и практические результаты легли в основу методов проектирования М0Б на Арзамасском научно-производственном предприятии «Темп — Авиа». Результаты реализации приведены в акте внедрения,.

Апробация полученных результатов, Диссертационная работа выполнялась на кафедре «Конструирование и технология РЗО» Арзамасского филиала НГТУ. Основные положения и результаты диссертационной работы докладывались и обсуждались на научно-технической конференции: «Повышение качества и эффективности в машинои приборостроении» (г, Н. Новгород, 1997 г.), а также на Всероссийской научно-технической конференции, посвященной 30-летию Арзамасского филиала НГТУ: «Наука — производству: современные задачи управления, экономики, технологии и экологии в машинои приборостроении» (г, Арзамас, 1998 г.).

Публикации. По результатам научных исследований опубликовано 10 научных работ, в том числе получены 3 авторских свидетельства СССР,.

Содержание работы. Основной теист диссертация состоит из введения, 4-х глав, заключения, приложения и списка литературы, содержащего 88 названий,.

Основные результаты диссертационной работы внедрены на следующих предприятиях: Арзамасском научно-производственном предприятии «Темп-Аззиа» и Чебоксарском приборостроительном заводе, что подтверждается актом внедрения.

Полученные результаты диссертационной работы дополнительно могут быть использованы при проектировании толстопленочных МОЕ и полупроводниковых ИС, например, в части расчета минимальных размеров пленочных и диффузионных резисторов по заданной мощности.

Благодарности.

Автор выражает признательность научным руководителям: профессору, д.т.н. Коробову А. И. и доценту, к.т.н. Ямпурину Н. П. за постоянное внимание, конструктивную критику и ценные рекомендации по выполнению диссертационной работы.

— 135.

ПЕРЕЧЕНЬ ПРИНЯТЫХ СОКРАЩЕНИЙ.

ДСП — автоматизированная система проектирования;

БИС — большая интегральная схема;

ГИО — гибридная интегральная схема;

ЗТВ — зона теплового влияния;

ИС — интегральная схема;

ИТ — источник тепла;

КП — контактная площадка.;

МОЕ — микросборка;

МЭА — микроэлектронная аппаратура;

П — плата;

КПП — контактная площадка перекрытияСБИС — сверхбольшая интегральная схема;

CCI — соединительный слой 1 (соединяющий плату и корпус МСБ);

СОЕ — соединительный слой 2 (соединяющий корпус компонента и плату).

ТПР — тонкопленочный резистор;

ТЗ — тестовый элемент;

ФШ — фотошаблон;

ФЯ — функциональная ячейка.

ПЕРЕЧЕНЬ ПРИНЯТЫХ УСЛОВНЫХ ОБОЗНАЧЕНИЙ b, 1- ширина и длина ТПР;

Ь0 — ширина зазора между проводником и резисторомйВ — абсолютная погрешность несовмещения резистивного фотошаблона относительно проводящего слоя тонкопленочной платыta ci — глубина распространения теплового потока под углом 45° в верхней поверхности платыширина ЗТВlc, Abc — систематическая абсолютная погрешность длины и ширины ТПР;

Д1, ДЬ — случайная абсолютная погрешность длины и ширины ТПР;

Др — абсолютная погрешность удельного поверхностного сопротивленияm — половина поля допуска на номинальное сопротивление ТПР;

RK — абсолютная погрешность контактного сопротивления;

Зр — случайная относительая погрешность удельного поверхностного сопротивленияpc — систематическая относительная погрешность удельного поверхностного сопротивления по оси Y подложкиOpca — систематическая относительная погрешность удельного поверхностного сопротивления в зоне по оси Y подложкиКф — коэффициент формы ТПР;

Kq — относительная погрешность отношения сопротивления двух резисторов идентичной формы;

1м" Ьм — минимальная длина и ширина ТПР, определяемые технологией- 1а, Ьэ — длина и ширина ЗТВ;

Ai, %2t ап~ коэффщиент теплопроводности CCI, 002, платыhi, ho, hn — толщина CCI, СС2 и платыm — число угловых участков ТПР;

Р — мощность рассеяния компонентом или ТПР;

Р0 — удельная мощность рассеяния резистивной пленки;

Рп — мощность, рассеиваемая всеми PIT платы;

Рд — допустимая удельная мощность рассеяния резистивной пленкой;

R — номинальное сопротивление TIP;

Rk — контактное сопротивление резистор — проводник;

Ru — сопротивление центрального резистора зоныр — удельное поверхностное сопротивление резистивной пленкиг — общее удельное тепловое сопротивление монтажной структуры.

0С2-П-СС1;

Г£} гп, г±- - удельные тепловые сопротивления СС2, платы, CCIRnc ~ тепловое сопротивление кондуктивного тракта монтажной структуры И-CCI;

RB, RH, Ri — тепловые сопротивления кондуктивного тракта: верхней и нижней части платы, CCI;

Rkc" Rpn ~ тепловое сопротивление корпус — среда и р-n переходаRc — требуемое тепловое сопротивление кондуктивного тракта для отвода тепла от плоского ИТ, которое образуется вследствие собственного перегрева;

RT — требуемое тепловое сопротивление кондуктивного тракта для отвода тепла от плоского ИТ, которое образуется вследствие собственного и наведенного перегрева;

S — площадь компонента или ТПР;

3Ис «площадь ИС;

S0 — плопшдь подложки;

Sn — площадь платы МСВ;

Ти — температура нагрева плоского ИТ;

Тп — средняя температура платы МОЕ;

Тд, ТрГ1. Тнк, тк — максимально допустимая температура: плоского ИТ, р-n перехода, корпуса навесного компонента, корпуса МСВ;

ДТС — приращение температуры ИТ, вызванное собственным перегревом;

ДТФ — приращение температуры ИТ, вызванное наведенным перегревом;

ДТ — приращение температуры ИТ, вызванное собственным и наведенным перегревом;

Заключение

.

Цель диссертационной работы достигнута посредством:

1 Повышения интеграции МОЕ, путем уменьшения топологических норм проектирования элементов в 4−10 раз и увеличения диапазона отношения сопротивлений Рмаке/Кмин ТПР, изготавливаемых на одной плате, с -50 до 50 000. Повышение интеграции МОЕ стало возможным в результате предложенного нового способа двойной фотолитографии, разработанных способов компенсации систематических погрешностей сопротивления ТПР и новому методу расчета минимальных размеров ТПР по заданной мощности.

2 Уменьшения затрат на проведение технологического процесса изготовления плат МОЕ, путем исключения применения в проводящих структурах золота, а также за счет экономии материалов и времени, что характерно для нового способа двойной фотолитографии.

3 Повышения выхода годных плат МОЕ путем определения и устранения инструментальных погрешностей.

4 Рационального использования площади подложки путем выбора размеров платы при формировании схемы мультипликации.

Итогом исследований и разработки методов и алгоритмов проектирования тонкопленочных МОЕ высокой интеграции являются следующие научные ре зуль таты.

1 Разработаны алгоритмы оценки систематических и случайных производственных погрешностей сопротивления ТПР, отличительной особенностью которых является повышенная точность. Предложены информационные тестовые элементы для определения вышеуказанных погрешностей. Разработан новый технологический вариант двойной фотолитографии. Алгоритмы и тестовые схемы использованы для оценки погрешностей двух технологических вариантов формирования рисунка платы мето.

— 133 дом двойной фотолитографии. Даны сравнительные характеристики параметров точности формирования рисунка платы указанными методами.

2 Разработан алгоритм оценки инструментальных погрешностей ТПР., е соответствии с которым можно определять погрешности, допущенные при проектировании топологии платы и изготовлении ФШ, Приведен пример оценки инструментальных погрешностей серийно изготавливаемой МОБ. Для повышения выхода годных даны рекомендации по изменению конструкции ТПР исследуемой МОБ. Получены формулы для расчета относительных погрешностей суммы, разности, произведения и отношения сопротивлений двух ТПР.

3 Предложены методы и алгоритмы учета систематических составляющих градиентной погрешности удельного поверхностного сопротивления и погрешностей геометрических размеров элементов при проектировании МОБ.

4 Разработаны метод расчета стационарного теплового режима работы МОТ высокой интеграции и алгоритм выбора конструкции кондук-тивного тракта для компонента, Предложен новый подход расчета минимальных размеров ТПР по заданной мощности, который заключается в том, что вместо исходного параметра: «допустимая удельная мощность рассеивания резистивной пленки» выбран новый исходный параметр: «требуемое тепловое сопротивление кондуктивного тракта». Разработаны. алгоритмы расчета размеров резисторов. Экспериментально показана возможность проектирования резисторов малых размеров с допустимой удельной мощностью рассеивания резистивной пленки в сотни и тысячи раз превышающей сложившиеся в практике проектирования МОЕ нормы. Произведена экспериментальная оценка погрешности предложенного теоретического расчета теплового сопротивления кондуктивного тракта, которая показала хорошее для практики проектирования МОЕ совпадение результатов, л о л ХОЧ: