Исследование статического элемента памяти запоминающего устройства с произвольной выборкой

ЛАБОРАТОРНАЯ РАБОТА № 4

" Исследование статического элемента памяти запоминающего устройства с произвольной выборкой"

С развитием интегральной технологии произошел существенный скачок в объеме производства запоминающих устройств (ЗУ). Постепенное снижение их удельной стоимости и габаритов послужило причиной вытеснения других типов ЗУ на рынке современной вычислительной техники.

В настоящее время для интегральной технологии не является предельной информационная емкость в миллиард бит на один кристалл. В таких схемах наиболее ярко проявляется нетрадиционность схемотехники микроэлектронных устройств по сравнению со схемами, построенными на дискретных элементах [1,2].

В настоящей работе исследуется элемент памяти (ЭП) (рис.1), построенный на биполярных двухэмиттерных транзисторах, используемый в интегральных схемах памяти с произвольной выборкой.

Функциональная схема ЭП

На рис. 2, а приведена функциональная схема ЭП ЗУ с произвольной выборкой. В нее входят:

— бистабильная ячейка (БЯ);

— цепи управления бистабильной ячейкой при записи информации (ЦЗ);

— цепи управления бистабильной ячейкой при считывании информации (ЦС).

БЯ обеспечивает хранение информации, записанной в нее через ЦЗ. Входы Азап и Асч необходимы, во-первых, для выбора из множества ЭП в ЗУ только одного и, во-вторых для определения режима работы ЭП. При соответствующем значении логического уровня на входе Асч происходит считывание информации и на выходе ЭП Dсч появляется логический уровень, соответствующий той информации, которая была предварительно записана в БЯ.

При наличии напряжения питания БЯ статического ЗП находится в одном из двух устойчивых логических состояний, либо в состоянии «0», либо — «1». В ЭП (рис.1) используется БЯ на биполярных транзисторах, которую можно представить в виде, приведенном на рис. 3.

При конкретной реализации информационный вход Dвх и выход Dсч ЭП могут быть совмещены (рис. 2, а). Аналогично объединяются и управляющие режимом работы ЭП входы Азап. и Асч. В результате функциональная схема ЭП принимает вид, показанный на рис. 2,б. Оба входа: информационный D и адресный, А через цепи управления (ЦУ) задают режим работы ЭП, т. е. «хранение», «считывание» или «запись» и то состояние, в которое он переводится при записи.

Элемент памяти (рис. 1) представляет собой конкретную реализацию функциональной схемы (рис. 2,б). Он управляется по двум входам, на которые подано напряжение U_D и U_A (рис. 1). На третьем входе ЭП напряжение U_on поддерживается постоянным независимо от режима работы ЭП. В качестве цепей управления (ЦУ) ЭП (рис.1) используются первые и вторые эмиттеры транзисторов Т1и Т2.

Режимы работы ЭП

Элемент памяти, используемый в интегральных схемах памяти с произвольной выборкой, работает в трех режимах:

1. Режим хранения.

2. Режим считывания.

3. Режим записи.

ЭП (рис.1) является симметричным, т. е. R1 = R3, R2 = R4, а параметры транзисторов Т1 и Т2 идентичны, причем площади их эмиттеров одинаковы.

Режим хранения задается тем, что, где

(1)

При этом должно выполняться условие

(2)

что позволит одному из транзисторов быть открытым и ЭП — в устойчивом состоянии.

При выполнении условия (1) вторые эмиттеры транзисторов ЭП (рис.1) оказываются под меньшим напряжением по сравнению с первым эмиттером открытого транзистора или даже под отрицательным напряжением смещения. Следовательно, вторые эмиттеры закрыты. В этом случае, изменение напряжения на информационном входе D не вызовет переключения ЭП, который в случае можно рассматривать как БЯ вида рис. 3.

Предположим, что открыт транзистор Т1 и это состояние ЭП будем называть «0». Определим режим работы открытого транзистора, который может быть либо нормально-активным, либо насыщенным.

По закону Ома для схемы (рис. 3,а) можно записать:

(3)

(4)

Известно, что если для открытого транзистора выполняется неравенство

I_K/I_Б < _N, (5)

то он работает в режиме насыщения. На основании (3) и (4) имеем

(4.6)

Исходя из требования (2) и того, что R4 < R1, следует, что каждое из выражений в скобках (6) по величине не превышает двух, а I_K1/I_Б1 < 4. Коэффициент усиления транзисторов _N интегральных схем памяти больше 20. Следовательно, условие (5) выполняется в широком интервале значений U_ИП и U⁰_A, а транзистор Т1 работает в режиме насыщения. В результате U_КЭ1 = U_КЭн, U_БЭ1 = U_БЭн, a U_БЭ2 = U_КЭ1 = U_КЭн. Так как U_КЭн < U_БЭгр, то у транзистора Т2 р-n переход база-эмиттер закрыт, закрыт и транзистор Т2.

Таким образом, показано, что в БЯ статического типа (рис. 3) всегда один из биполярных транзисторов открыт и насыщен, а другой — закрыт.

Режим считывания. В отличие от режима хранения, когда ток открытого транзистора протекает по цепи источника напряжения U_A, теперь необходимо создать условия, когда по наличию или отсутствию тока в цепи U_D можно было бы судить о состоянии ЭП. Для этого необходимо закрыть первые эмиттеры ЭП (рис. 1), что достигается при условии

U_A = U_A¹,

. (7)

Причем необходимо исключить возможность переключения ЭП в другое состояние, для чего на выходе D устанавливается напряжение

U_D = U_on (8)

Аналогично требованию (2) должно выполняться условие

(9)

Выполнение условий (7) и (8) позволяет ЭП (рис.1) рассматривать в виде (рис. 4). Если транзистор T1 закрыт (состояние «I» ЭП), то в цепи U_D ток будет практически отсутствовать, а когда Т1 открыт (состояние «0» ЭП), то будет протекать ток считывания «0» .

(10)

По окончании считывания напряжение U_A понижается до значения U⁰_A и ЭП переходит в режим хранения информации.

Режим записи осуществляется, когда U_A = U¹_A. При этом напряжение на входе D должно быть либо U_D > U_on (U_D = U¹_D), либо U_D < U_on (U_D = U⁰_D), в зависимости от характера записываемой в ЭП информации. Так как в режиме записи первые эмиттеры закрыты, как и при считывании, то ЭП (рис. 1) можно представить в виде рис. 4. Рассмотрим процесс записи, начиная с исходного состояния, когда U_D = U_on, и открыт транзистор Т1. В результате ток базы второго транзистора I_Б2 = 0 и

(11)

т.е. Т2 закрыт. При увеличении потенциала U_D напряжение U_БЭ2 также будет расти, что при достижении величины U_БЭ2 = U_БЭгр приведет к отпиранию транзистора Т2. Это произойдет, когда

(12)

В результате протекания через резистор R3 тока I_K2 (рис. 4) потенциал базы транзистора T1 уменьшится, напряжение U_БЭ1 станет меньше величины U_БЭгр и T1 закрывается. ЭП переключится в состояние «1». Если теперь понизить потенциал U_A до величины U⁰_A, которое меньше чем U_on, то ЭП перейдет в режим хранения, находясь в этом новом состоянии.

память интегральный переключательный биполярный

Рассмотрение процесса переключения ЭП из состояния «1» в состояние «0» начнем с исходного состояния, когда U_A = U¹_A, U_D = U_on и открыт транзистор Т2. В этом случае U_Б1 = U_K2 = U_on + U_КЭн, т.к. I_Б1 = 0.

Напряжение на р-n переходе база — эмиттер транзистора T1.

т.е. T1 закрыт.

Для отпирания транзистора T1 напряжение на входе D необходимо уменьшить до величины.

(13)

что откроет его р-n переход база-эмиттер. Потечет ток эмиттера и коллектора T1 (рис. 4). В результате потенциал его коллектора уменьшится. Транзистор Т2 закроется, a T1 перейдет в режим насыщения. Для того, чтобы зафиксировать это логическое состояние ЭП и предотвратить в дальнейшем его переключение при изменении U_D, необходимо уменьшить потенциал U_A до величины U⁰_A.

На основании проведенного анализа режимов работы ЭП (рис. 1) можно сделать следующие выводы:

1) открытый транзистор T1 (или T2), либо по первому, либо по второму

эмиттеру в зависимости от режима работы ЭП находится в насыщении;

2) переключение ЭП начинается с отпирания ранее закрытого транзистора и только затем закрывается транзистор бывший открытым;

3) Из соотношений (12) и (13) видно, что переключение ЭП из состояния «0» в состояние «I» происходит при U_D > U_on, а из «1» в «0» — при U_D < U_on. Это означает, что ЭП по входу U_D имеет вольтамперную характеристику с гистерезисом (рис. 5).

В таблице 1 приведены логические уровни на управляющих входах ЭП, обеспечивающих его работу в различных режимах.

Переключательные характеристики ЭП Для определения функциональных параметров ЭП (рис. 1) необходимы следующие зависимости:

1. I_D = f (U_D);

2. U_K1 = f (U_D);

3. U_K2 = f (U_D).

Таблица 1. Режимы работы ЭП

На основании проведенного анализа режимов работы ЭП несложно получить соотношения, которые с определенной степенью точности позволят построить указанные зависимости.

Рассмотрим исходное состояние ЭП, когда напряжение U_A = U¹_A = U_ИП, а U_D= 0. В этом случае всегда по второму эмиттеру открыт транзистор Т1, так как U_оп > 0. В цепи источника напряжения U_D течет ток I_D. При увеличении U_D ток I_D. будет уменьшаться (линия АВ на рис. 5, а) по закону

(14)

На графике (рис. 5, а) этот ток имеет отрицательное значение, так как принято считать положительным втекающий в исследуемую схему ток, а ток I_D вытекает из ЭП.

Соотношение (14) справедливо, пока не начал открываться транзистор Т2, а это произойдет при

(15)

Будем считать, что включение транзистора Т2 закончится, когда на его р-n переходе установится напряжение U_БЭн, т. е. Т2 войдет в насыщение. При этом напряжение на входе D необходимо увеличить до значения

(16)

Дальнейшее увеличение напряжения U_D уже не изменяет величины тока I_D, который практически равен нулю (ток обратно смещенного р-n перехода).

Постепенное уменьшение напряжения U_D приводит к отпиранию транзистора T1. Происходит это при

(I7)

Так же, как и для транзистора Т2, определим напряжение U_D, при котором транзистор T1 окажется в насыщении.

(18)

На графике (рис. 5, а) стрелками показано перемещение условной рабочей точки ЭП при его переключениях, вызванных изменением напряжения U_D.

Построение характеристик переключения, приведенных на рис. 5, облегчается тем, что для различных значений U_D напряжения U_КЭн и U_БЭн насыщенного транзистора изменяются незначительно. Лишь вблизи интервалов {U_D(B), U_D(C)} и {U_D(G), U_D(F)}, где происходит переключение ЭП, напряжения U_БЭ и U_КЭ транзисторов меняются существенно. В результате мы имеем возможность построения кусочно-линейных зависимостей, одну из которых мы и построили (рис. 5, а).

Т.к. задаем U_A = U¹_A = U_ИП, то ЭП (рис.1) опять будем рассматривать в виде рис. 4.

Исходное состояние U_D = 0, U_on > 0. Следовательно транзистор Т1 открыт и насыщен.

U_K1 = U_D + U_КЭн (19)

(20)

Как и (14) соотношения (19), (20) справедливы пока U_D U_D(B) из (15). Это линия АВ на графиках рис. 5, б, в.

При возрастании напряжения U_D на участке СЕ и при его уменьшении на участке EF (рис. 5, б, в) транзистор T1 закрыт. Поэтому не наблюдается влияние напряжения U_D на величины U_K1 и U_K2, которые определяются как:

(21)

U_K2 = U_on + U_KЭн. (22)

С учетом (15) — (18) соотношения (19)-(22) позволяют построить в кусочно-линейном виде зависимости U_K1 = f (U_D), и U_K2 = f (U_D).

Функциональные параметры ЭП Для численной характеристики работы ЭП в различных режимах используются следующие параметры:

1. I⁰_Dсч, I¹_Dсч — ток протекающий по цепи управления в режиме считывания «0» и «I» .

2. I⁰_Dзап, I¹_Dзап — ток протекающий по цепи управления в режиме записи «0» и «I» .

3. U⁰_D, U¹_D — логические уровни на управляющем входе ЭП, обеспечивающие переключение соответственно в «0» и в «I» .

4. U_DD — ширина петли гистерезиса.

5. U⁰_{п (зап)}, U¹_{п (зап)} — помехоустойчивость в режиме записи.

6. U⁰_{п (сч)}, U¹_{п (сч)} — помехоустойчивость в режиме считывания.

7. U⁰_{п (хр)}, U¹_{п (хр)} — помехоустойчивость в режиме хранения.

8. I_xp — ток, протекающий через ЭП от источника питания в режиме хранения.

На рис. 6, а, б, в показано, как определяются первые шесть типов параметров по характеристикам переключения ЭП. Как и при анализе передаточных характеристик вентилей в точках D1 и D2 (рис. 6, б, в) зависимостей U_K1 = f (U_D) и U_K2 = f (U_D) касательная к передаточной характеристике имеет с горизонталью угол в 45⁰ .

Для различных типов ЭП понятие помехоустойчивости в режиме хранения одного из состояний «0^» или «1» может не иметь смысла. Так для ЭП рис. 1 выполнение неравенства (1) является условием неразрушения информации.

Если окажется, что U_D станет меньше U⁰_A, то произойдет переключение ЭП из «1» в состояние «0». Наибольшая вероятность такого события, когда U_D = U⁰_D, а разность U⁰_D — U⁰_A и является мерой запаса помехоустойчивости ЭП в состоянии «1». Следовательно

U_n(xp) = U⁰_D — U⁰_A.

Когда ЭП (рис. 1) находится в состоянии «0», при выполнении условия U⁰_A < U_on, никакое значение напряжения U_D не сможет переключить ЭП в состояниe «1». Поэтому для данного типа ЭП величина U⁰_{п (хр)} не определена, если не рассматривать явления пробоя р-n переходов.

Величина тока, потребляемого ЭП от источника питания в режиме хранения, определяется из соотношения (14) при подстановке вместо U_D напряжения U⁰_A.

Предварительный расчет Основные данные для расчета представлены в табл.2. Рассчитываются зависимости I_D = f (U_D); U_K1 = f (U_D); U_K2 = f (U_D) с использованием методики, изложенной в теоретическом разделе.

Экспериментальная часть Установить на макете номиналы резисторов R1. R4 и величины напряжения U_ИП и U_on в соответствии с вариантом (табл.2). Составить электрические схемы измерения вольт-амперной характеристики I_D = f (U_D) и передаточных характеристик

U_K1 = f (U_D), U_K2 = f (U_D)

схемы ЭП при использовании ПНСХ. Получить на экране осциллографа указанные характеристики. Все характеристики снимают для номинального значения U_on (U_on +/- 0.5 B), экспериментальные графики накладываются на расчетные.

Обработка результатов По экспериментальным характеристикам ЭП определить функциональные параметры ЭП в соответствии с изложенной выше методикой и рис. 6, результаты внести в форму табл.3.

Таблица 3. Таблица представления результатов измерений

Рекомендуемая литература Валиев К. А., Орликовский А. А. Полупроводниковые интегральные схемы памяти на биполярных транзисторных структурах. -М.: «Сов.радио», 1979, с.122−125.

2. С. Мурога. Системное проектирование сверхбольших интегральных схем. — I ч. — М.:Мир, 1985, с.7−13.