Подсистема синтеза PLSyn

Подсистема PLSyn предназначена для синтеза программируемых логических интегральных схем (ПЛИС), выпускаемых многими фирмами (Altera, Advanced Micro Devices, AMI/Gould и др.). Взаимодействие с подсистемой синтеза ПЛИС осуществляет графический редактор схем Schematics с помощью интерфейсной программы PLSyn.

Подсистема PLSyn совместно с программами Schematics, PSpice A/D (PLogic), Probe и PCBoards позволяет (рис. 1):

=> выполнять ввод описания проекта, используя символы логических примитивов или средства языка высокого уровня Design Synthesis Language (DSL);

=> моделировать логические выражения до этапа реализации ПЛИС, или осуществлять функциональное моделирование проекта;

=> моделировать ПЛИС с учетом задержек распространения сигналов, или осуществлять временное моделирование проекта;

=> задавать ограничения и предпочтения (цена, количество выводов, размеры, задержки распространения и т. п.);

=> разбивать проект на физически реализуемые ПЛИС. При этом пользователю предоставляется список до 10 наилучших решений, ранжированных в соответствии с заданными приоритетами;

=> создавать с помощью специальной программы МАСНРго управляющие файлы (файлы «прошивки») для конфигурирования каждой ПЛИС проекта.

Рассмотрим основные этапы синтеза ПЛИС.

Описание проекта. Для этого следует составить схему проекта с помощью типовых символов (логических примитивов) или привести функциональное описание на языке высокого уровня Design Synthesis Language (DSL).

Чтобы убедиться в правильности функционирования схемы, проводится ее моделирование с помощью программы PSpice A/D (или Plogic). Результаты моделирования выводятся в виде временных диаграмм программой Probe.

По завершении функционального моделирования всем подлежащим реализации компонентам схемы присваивают соответствующие атрибуты.

Функциональное моделирование. Повторное моделирование проводится, чтобы убедиться, что логическое описание проекта соответствует его исходной схеме. Тогда перед его проведением на языке DSL будут автоматчески составлены логические уравнения части схемы, предназначенной для реализации в виде ПЛИС. При этом все задержки переключения полагаются нулевыми.

Перед функциональным моделированием необходимо включить режим генерации вектора тестов, который представляет собой совокупность временных диаграмм входных и выходных сигналов ПЛИС. Каждая его строка соответствует одному моменту времени. Сформированный в результат моделирования вектор тестов помещается в файл (с расширением имени .tv) и затем используется при генерации файла «прошивки» ПЛИС.

Синтез ПЛИС выполняется с помощью команд управляющей оболочки оболочки PLSyn, позволяющих открыть и закрыть проект, импортиро;

вать необходимые файлы проекта, разбить проект на несколько корпусов, создать и оптимизировать логические уравнения проекта, просмотреть результаты операций и т. д.

Рис. 1. Подсистема синтеза ПЛИС PLSyn.

По умолчанию PLSyn рассматривает возможные варианты проекта с помощью всех имеющихся в библиотеках ПЛИС. При этом пользователю предоставляется возможность выбрать технологию (CMOS, TTL и др.), фирму-ироизводителя, тип корпусов, метод оптимизации логических уравнений и т. д., а также задать максимальные значения потребляемого тока и частоты, дополнительные ограничения и другие параметры.

Временное моделирование. На этом этапе выполняется моделирование с учетом реальных задержек выбранной ПЛИС.

Создание файла конфигурирования (для ирофаммы МАСНРго). Для каждой ПЛИС создается файл с расширением j 1, j2,____.

Внесение изменений в принципиальную схему. Коррекция схемы необходима в случае разработки печатной платы.

Программирование ПЛИС. Для этой цели используются специальные программы. Например, программирование ПЛИС семейства МАСН можно выполнить с помощью программы WMACHP.