Триггеры. 
Электротехника и электроника. 
Том 3. Основы электроники и электрические измерения

В большинстве практических задач, решаемых средствами цифровой техники, возникает необходимость хранить те или иные данные для осуществления последовательности действий. Таким образом, цифровые устройства должны обладать некоторой памятью. Простейшим элементом памяти является триггер.

Триггером называют устройство, которое может находиться в одном из двух устойчивых состояний и переходить из одного состояния в другое под воздействием активного уровня логических сигналов, поступающих на его информационные входы.

После переключения триггера входной активный уровень может быть снят, но триггер продолжает оставаться в том состоянии, которое приобрел под воздействием входного сигнала. Таким образом, он является элементом памяти, способным хранить^ бит информации. Триггеры имеют два выхода, прямой Q и инверсный Q. Если триггер установлен, на его прямом выходе будет логическая единица и нуль на инверсном выходе, если сброшен — то нуль на прямом выходе.

Помимо информационных входов триггеры могут иметь вспомогательные входы, например вход синхронизации.

Триггеры по принципу поступления информации на вход устройства можно разделить на несколько типов:

• • /^-триггер — с раздельной установкой состояний 0 и 1;
• • D-триггер — триггер задержки с приемом информации по одному входу;
• • Т-триггер — со счетным входом;
• • JK- триггер — универсальный.

/?У-триггер имеет два информационных входа. Такие триггеры могут быть синхронными и асинхронными. Вход S (вход установки, set) устанавливает состояние прямого выхода триггера в единицу, а вход R (вход сброса, reset) устанавливает прямой выход триггера Q в нуль. В триггере с прямым управлением активным уровнем входных сигналов является их высокий уровень (т.е. необходимо для установки и сброса триггера подавать на соответствующие входы сигналы уровня логической единицы). В триггере с инверсным управлением активным уровнем входных сигналов является низкий уровень, уровень логического нуля. Поэтому входы такого триггера обычно обозначают S и R.

На условном обозначении асинхронного триггера (рис. 5.5.1) показана инверсия по входу и выходу. Буква Т в триггере обозначает, что данный триггер является однотактным.

Рис. 5.5.1. Условное обозначение асинхронного /W-триггера:

а — с прямым управлением; 6 — с инверсным управлением Асинхронный триггер с прямым управлением можно реализовать на базе элементов ИЛИ-HE, как показано на рис. 5.5.2. Хранение информации обеспечивается наличием здесь обратной связи, с помощью которой выходной сигнал поступает на вход триггера.

Если сигнал на обоих входах поддерживается на уровне логического нуля, то триггер находится в устойчивом состоянии и не изменяет его.

Рис. 5.5.2. Асинхронный /^-триггер на элементах ИЛИ-НЕ

При подаче на вход S логической единицы прямой выход триггера Q установится в единицу. Если после этого снять активный сигнал со входа и подавать на вход S логический нуль, то триггер переходит в установленное состояние и сохраняет его. Если подать на вход R единичный сигнал, то прямой выход^триггера сменит свое состояние с единицы на нуль, а инверсный выход Q, наоборот, изменит состояние с нуля на единицу. При снятии активного сигнала со входа триггер остается в состоянии сброса и хранит это состояние до изменения сигналов на входах.

Таблица, описывающая состояние триггера (и других последовательностных устройств), называется, по аналогии с таблицей истинности, таблицей переходов. Она показывает состояние выходов триггера после каждого из переходов состояния входов (табл. 5.5.1).

Таблица 5.5.1

Таблица переходов /W-триггера с прямым управлением

Почему комбинация двух активных уровней сигналов на входах триггера называется запрещенной? Если единичные сигналы подать на входы, то на обоих выходах триггера установится низкий уровень напряжения (логический нуль). При подаче затем нулевого сигнала на оба входа данное состояние выходов не сохранится. Один из выходов перейдет в состояние логической единицы (какой именно, зависит от того, какой из двух входов первым сменит свое состояние на нуль). Поэтому данная комбинация сигналов считается запрещенной.

На рис. 5.5.3 представлены временные диаграммы (с учетом того, что первоначально триггер был сброшен).

Асинхронный триггер с инверсным управлением может быть реализован на элементах И-НЕ (рис. 5.5.4). Активным уровнем сигнала, который устанавливает состояние прямого выхода Q в единицу, является низкий уровень.

Переходы для триггера с инверсным управлением представлены в табл. 5.5.2.

Рис. 5.53. Временные диаграммы асинхронного /W-триггера

с прямым управлением

Рис. 5.5.4. Асинхронный /W-триггер на элементах И-НЕ

Таблица 5.5.2

Таблица переходов /?5-триггера с инверсным управлением

Описанный /^-триггер может использоваться как устройство, позволяющее избежать дребезга контактов, например если сигналы на входы поступают от замыкания или размыкания ключа. При замыкании ключа из-за механического дребезга в течение нескольких миллисекунд последуют изменения состояния цепи, прежде чем произойдет окончательное соединение. Л5-триггер позволяет этого избежать, так как сигнал на его выходе изменится в момент первого замыкания и не будет меняться при дребезге.

Рассмотренный выше /^-триггер называют асинхронным. Его состояние определяется только сигналами на его информационных входах S и R. Но часто возникает необходимость изменять состояние устройства в заданные моменты времени. Тогда к триггеру добавляют еще один входной сигнал — тактовый, или сигнал синхронизации С {clock). При работе синхронного триггера выходы изменяют свое состояние только при подаче.

Рис. 5.5.5. Синхронный /^-триггер:

а — с прямым управлением; б — с инверсным управлением активного уровня сигнала на вход синхронизации. На рис. 5.5.5 показано условное обозначение синхронного триггера.

Синхронный триггер с прямым управлением реализуется на элементах И-НЕ.

На рис. 5.5.6 показаны временные диаграммы такого триггера (изначально триггер был сброшен).

Рис. 5.5.6. Временные диаграммы синхронного Л5-триггера с инверсным управлением.

Такой триггер также называют прозрачной защелкой, так как в промежуток времени, когда сигнал на входе синхронизации принимает активный уровень, изменение состояния информационных входов приводит к изменению состояния выходов. Чтобы этого избежать, необходимо применять двухступенчатые триггеры (работают по принципу «ведущий — ведомый»).

D-триггер называют также триггером задержки. У него имеется один информационный вход D и два выхода — прямой и инверсный.

Логическое уравнение, описывающее работу асинхронного D-триггера, выглядит следующим образом: Q" ⁺¹ = D" . Сигнал на прямом выходе D-триггера в момент времени ?_п+, повторяет входной сигнал в момент времени t_n.

Условное обозначение асинхронного D-триггера показано на рис. 5.5.7.

Простейший D-триггер может быть построен из нескольких последовательно соединенных логических элементов. При этом входной сигнал.

Рис. 55.7. Асинхронный D-триггер.

в каждом из элементов сдвинут по времени относительно предыдущего входного сигнала из-за наличия задержки при распространении сигнала в логических элементах.

Временные диаграммы асинхронного D-тригтера представлены на рис. 5.5.8.

Рис. 5−5.8. Временные диаграммы асинхронного D-триггера (t — время задержки распространения сигнала в триггере) Синхронный D-триггер имеет дополнительный вход С для синхронизации. Его условное обозначение показано на рис. 5.5.9.

Временные диаграммы синхронного D-триггера показаны на рис. 5.5.10.

Рис. 5−5.9. Условное обозначение синхронного D-триггера.

Рис. 5.5.10. Временные диаграммы синхронного D-триггсра, срабатывающего по фронту импульса синхронизации.

В рассмотренном триггере сигнал на прямом выходе повторяет сигнал на входе D до прихода импульса синхронизации. Установление выходного сигнала происходит с задержкой, связанной со временем распространения сигнала в элементах триггера. Если в это время поступит новый импульс синхронизации, возможны ложные срабатывания триггера, поэтому минимальный интервал между импульсами определяется средним временем задержки распространения сигнала каждым логическим элементом ?_зд и составляет t_min = 4?_зд. Если информация на информационном входе D изменяется в то время, как на входе С присутствует активный разрешающий сигнал, то состояние выходов тоже изменится.

Г-триггер — это триггер с одним информационным входом Т и двумя устойчивыми состояниями. Его состояние изменяется на противоположное всякий раз, когда на вход С поступает управляющий сигнал. Его также называют триггером со счетным входом.

Реализация Т-триггера на основе схемы синхронного D-триггера с динамической синхронизацией приведена на рис. 5.5.11. Инверсный выход соединен с входом D, а информационный сигнал подается на вход С. Временные диаграммы на рис. 5.5.12 показывают, как изменяется состояние выхода при подаче следующего импульса на вход синхронизации. Видно, что триггер со счетным входом будет являться делителем частоты.

Рис. 5.5.11. Триггер со счетным входом (Т-триггер) на базе D-триггера.

Рис. 5.5.12. Временные диаграммы триггера со счетным входом.

//^-триггер часто называют универсальным. Это устройство, имеющее два информационных входа J и К.

Условное обозначение асинхронного у/С-триггера показано на рис. 5.5.13.

у/С-триггер функционирует как /?5-триггер, у которого нет неопределенного состояния. Вход J эквивалентен входу 5, а вход К — входу R. На рис. 5.5.14 показаны временные диаграммы данного триггера.

ПереходыyiC-триггера приведены в табл. 5.5.3.

Рис. 5.5.13. Условное обозначение асинхронного //if-триггера.

Рис. 5.5.14. Временные диаграммы асинхронного //if-триггера.

Таблица 5.5.3

Таблица переходов//f-триггера.

Этот триггер нормально функционирует в том случае, если период изменения входных сигналов меньше, чем время задержки распространения сигналов обратной связи, соединяющих выходы триггера со входами. В противном случае необходимо дополнить каждую обратную связь линиями задержки (например, двумя последовательно соединенными элементами НЕ).

Синхронный //С-триггер обычно выполняют двухступенчатым, работающим по принципу «ведущий — ведомый». Пример реализации такого триггера показан на рис. 5.5.15.

Условное обозначение синхронногоJK-триггера показано на рис. 5.5.16.

/^-триггер называют универсальным из-за того, что па его основе можно получить любой из рассмотренных ранее типов триггеров.

Триггеры осуществляют запоминание информации и остаются в заданном состоянии после прекращения действия переключающих сигналов. Они широко используются при цифровой обработке информации в устройствах измерительной техники, автоматики и вычислительной техники. Как правило, их выпускают в виде микросхем с разными функциональными.

Рис. 5.5.15. Пример реализации синхронного //^-триггера.

Рис. 5.5.16. Условное обозначение синхронного //^-триггера возможностями, а также комбинируют с другими устройствами. Такой способ выпуска называют интегральным исполнением триггеров. В большинстве случаев триггеры в интегральном исполнении имеют дополнительные входы для принудительной установки и сброса.

Для устойчивой работы логических схем необходимо, чтобы входные импульсы обладали малым временем нарастания и спада. Триггер Шмитта в интегральном исполнении может использоваться совместно с другими устройствами для подавления шумов и улучшения стабильности схемы.

Упражнение 5.5.1.

Какие значения сигналов выходов триггера соответствуют его состоянию «три ггер установлен» ?

Упражнение 5.5.2.

В чем основное отличие синхронного^{-триггера,} работающего по принципу «ведущий — ведомый», от одноступенчатого синхронного #5-триггера?