Программируемые матричные устройства первого поколения

Общие принципы построения.

В параграфе 9.1 показано, что для описания любого комбинационного устройства могут быть использованы две формы представления логических функций:

• • совершенная дизъюнктивная нормальная форма (СДНФ), в которой структурная формула выражается в виде дизъюнкции (логической суммы) минтермов, представляющих собой конъюнкцию (логическое произведение) всех входных переменных в прямом или инверсном виде;
• • совершенная конъюнктивная нормальная форма (СК11Ф), в которой логическая функция выражается в виде конъюнкции макстермов, представляющих собой дизъюнкцию всех входных переменных в прямом или инверсном виде.

Исходя из этого для построения комбинационного устройства, способного реализовать любой набор логических функций, достаточно располагать инверторами входных переменных и логическими элементами И и ИЛИ для формирования минтермов и их суммы либо макстермов и их произведения. При схемной реализации описанного принципа используются программируемые матрицы элементов И и ИЛИ. На рис. 12.2 изображена обобщенная структура программируемого матричного устройства, включающего в себя:

• • входные буферы, предназначенные для формирования входных переменных в прямой и инверсной форме с необходимой мощностью;
• • две матрицы логических элементов (И, ИЛИ), формирующие требуемые выходные логические функции. При этом согласно законам двойственности можно использовать матрицы, составленные из однородных элементов или из элементов, образующих базис (например, И-НЕ, ИЛИ-НЕ);
• • выходные буферы, обеспечивающие нагрузочную способность выходов, прямую или инверсную форму представления отдельных разрядов логической функции, управление выводом ОЕ (out enable) и другие операции.

Рис. 12.2. Обобщенная структура программируемого матричного устройства

Рассмотрим особенности программируемых матричных устройств, полагая, что в качестве матрицы 1 используется матрица И, а в качестве матрицы 2 — матрица ИЛИ.

Путем программирования матриц И и (или) ИЛИ можно изменять свойства и характеристики матричного устройства (см. рис. 12.2). Используют три способа программирования, каждому из которых соответствует свой тип устройства:

• • для программируемых (пользователем) ПЗУ сохраняется постоянной структура матрицы И, программируется матрица ИЛИ;
• • в интегральных схемах программируемой матричной логики (ПМЛ) программируемой является структура матрицы И, а постоянной — структура матрицы ИЛИ;
• • в программируемых логических матрицах (ПЛМ) программируются обе матрицы И и ИЛИ.

Рассмотрим особенности каждого типа программируемых матричных устройств.

Программируемые ПЗУ (programmable read only memoiy — PROM). Прежде всего отметим, что основной режим ПЗУ — чтение информации. В этом режиме на вход ПЗУ подается М-разрядиый адресный код, а с выхода считывается iV-разрядное слово данных.

Следовательно, ПЗУ выполняет функции комбинационного устройства — преобразователя кодов. Рассмотрим возможности использования программируемых ПЗУ (ППЗУ) для формирования логических функций.

На рис. 12.3 приведена схема простейшего ПЗУ, содержащего:

• дешифратор, преобразующий М входных сигналов Х_т (т =

= 0, 1…М — 1), или М-разрядный адресный код, в К = 2^м выходных сигналов = 0, 1,…, К — 1). В параграфе 9.5 показано, что на к-м выходе дешифратора формируется минтерм го порядка. На всех К выходах дешифратора формируется полная совокупность минтермов, число которых составляет 2^м. Напомним, что минтерм представляет собой логическое произведение всех входных переменных Х_т, при этом переменная входит в минтерм в прямой форме, если ее значение Х_т = 1 (на к-м наборе), и в инверсной — если.

^хт ⁼ °;

• логический элемент ИЛИ с одним выходом и К входами, которые подключены к выходам дешифратора через плавкие перемычки (обозначены на рис. 12.3 кружочками).

Рис. 12.3. Схема простейшего ПЗУ с одним выходом.

Таким образом, пережиганием плавких перемычек можно получить на выходе ПЗУ любую логическую функцию М переменных ВД,_1,…, Х_т,…, Х_ц) в виде суммы минтермов (в СДНФ).

Если элемент ИЛИ выполнить в виде матрицы, содержащей К = 2^м строк и N столбцов (К X Л'), то путем программирования (сохранения или разрушения связей между строками и столбцами) можно получить требуемое значение выходного сигнала У_п (п = = 0, 1,…, IV- 1) для каждой комбинации входных сигналов Х_м ,…, Х_т, Х₀, т. е. сформировать требуемую логическую функцию ?"(Х_М_,…, Х_т,…, Х₀). Следовательно, при помощи программируемого ПЗУ можно получить любую систему из Л^глогических функций М переменных (аргументов).

В качестве примера на рис. 12.4 приведена схема ПЗУ с двумя адресными входами, реализующего все 16 логических функций УДХ, Х₀) двух переменных, которые приведены в табл. 12.1.

Действительно, для функции У₀ все перемычки пережжены, поэтому У₀ = 0 для всех наборов входных переменных, т. е. формируется постоянный нуль: У₀(Х, Х₀) = 0. Для У, сохранена только од;

Рис. 12.4. Схема ПЗУ, формирующая полный набор логических функций двух переменных.

Таблица 12.1

на перемычка, соответствующая комбинации входных сигналов Х₁ = Х₀ = 1, при которой = 1, поэтому формируется функция логического произведения У_{(Х_{9 Х₀) = Х, Х₀ и т. д.

Отметим следующие особенности представления логических функций для их реализации в программируемых ПЗУ. Логическая функция должна быть:

• • представлена в СДНФ, так как ППЗУ формирует сумму минтермов. Минимизация функции не требуется;
• • определена (задана) на всех наборах входных переменных, так как на вход ПЗУ может быть подана любая комбинация входных сигналов.

Отметим также, что формирование любой логической функции М переменных в программируемых ПЗУ требует избыточных аппаратных затрат, соответствующих максимально возможному числу (2^м) минтермов исходного набора переменных. Поэтому применение программируемых ПЗУ технически и экономически оправдано только для реализации сложных, трудно поддающихся минимизации логических функций [63].

Если набор исходных логических функций задан таблицами истинности, их запись в СДНФ выполняется в соответствии с рекомендациями, изложенными в параграфе 9.1. Для логических функций, заданных аналитически, их выражения преобразуют в дизъюнктивную форму с помощью формул алгебры логики. В неполные произведения вводят недостающие переменные путем умножения на единичную сумму (Х_т + Х_т).

Использование программируемых ПЗУ повышает скорость формирования заданных логических функций (определяемую временем обращения выбранного типа ПЗУ) по сравнению с устройствами, построенными на основе стандартных логических элементов. Кроме того, запоминающие устройства благодаря своей простоте и регулярности структуры обеспечивают высокую технологичность при изготовлении и максимально доступную степень интеграции. Поэтому в производстве БИС и СБИС они занимают ведущее место, что является предпосылкой снижения их стоимости.

Программируемая матричная логика (programmable array logic — PAL). Для логических функций Y_n(X_M__v …, Х_т,…, Х₀) большого числа М переменных при числе минтермов, существенно меньшем 2^jV/, применение программируемых ПЗУ в качестве программируемых матричных устройств становится неэффективным. Это объясняется резким увеличением числа выходов дешифратора ППЗУ. Действительно, повышение числа входных переменных на единицу требует двойного увеличения числа выходов дешифратора, что существенно усложняет интегральную схему и повышает ее стоимость. Это обстоятельство привело к созданию принципиально нового класса приборов — программируемой матричной логики (ПМЛ) с программируемой матрицей И и непрограммируемой матрицей ИЛИ. В ПМЛ увеличение числа входов матрицы И не повышает числа ее выходов, что обусловлено уменьшением максимального числа минтермов, задающих исходную логическую функцию. Поэтому перед реализацией логической функции с использованием ПМЛ ее необходимо минимизировать. Ограничение на максимальное число конъюнктивных термов добавило для характеристики интегральных схем ПМЛ, помимо разрядности М входного слова и числа N выходных функций, еще один параметр — максимальное число термов в логической функции. Термами называют сами переменные, инверсии переменных, их конъюнкцию и дизъюнкцию.

Особенности схемной реализации устройств НМЛ обусловлены тем, что программируется только первая матрица И при жестко заданных связях со второй матрицей ИЛИ. Пример структурной схемы, реализующей такое техническое решение, приведен на рис. 12.5.

Схема содержит:

• • М буферных элементов для получения сигналов Х_т (т = 0,…, М — 1) в прямой и инверсной форме;
• • программируемую матрицу И. Матрица образуют 2М строк, к которым с помощью программируемых диодных перемычек, помеченных символом «/», подключено 4JV логических элементов И. Каждый элемент имеет четыре входа. Для наглядности элементы И на рис. 12.5 изображены с одним входом. С выхода каждого элемента снимается сигнал в виде логического произведения всех вход-

Рис. 12.5. Обобщенная структура программируемой матричной логики

ных переменных Х₀…Х_т…Х_м__{. Переменная входит в произведение в прямом виде, если снимается с прямого выхода буферного элемента, и в инверсном виде, если снимается с инверсного выхода. В качестве^примера приведем запись выходного сигнала = = Х₀…Х_М 2Х_М ,. Так как один из входов элемента И подключен к прямому выходу буфера с номером 1 (отмечено точкой на рис. 12.5), ДГ₀ входит в произведение в прямом виде. Сигнал Х_м, снимается с инверсного выхода буферного элемента с номером М — 1, поэтому входит в произведение в инверсном виде;

• матрицу ИЛИ 4 х ДГ, составленную из Дологических элементов 4ИЛИ.

Программирование интегральной схемы выполняется устранением лишних (с точки зрения реализуемого алгоритма) связей между указанными шинами строк и столбцов, помеченных знакомсимволом «/».

При изготовлении устройств ПМЛ используют хорошо отработанную технологию производства ППЗУ. Однако интегральные схемы ПМЛ одинаковой с ППЗУ площади кристалла позволяют реализовать логические функции значительно большего числа входных переменных. Их мощность оценивается до 3600 эквивалентных вентилей (логических элементов И-ПЕ или ИЛИ-НЕ). Поэтому интегральные схемы матричной программируемой логики широко используются при проектировании и разработке несложных электронных устройств [63].

Программируемые логические матрицы (programmable logic array — PLA). Этот тип программируемых матричных устройств обеспечивает возможность изменения связей как в матрице И, так и в матрице ИЛ И. Основными параметрами программируемых логических матриц (ПЛМ) являются число входов М, число термов К и число выходов N (см. рис. 12.2). Входные переменные Х₀,…, Х_т,…, Х_м, подаются через входной буфер в прямой и инверсной форме на входы матрицы И. С ее выходов снимаются сигналы Z₀, Z_k…Z_{K v}

образующие в совокупности К термов. Термы подаются на входы матрицы ИЛИ, формирующей выходные функции У₀,…, Y_n,…, Y_N ,. Таким образом, ПЛМ способна реализовать систему из Дологических функций в дизъюнктивной нормальной форме от М аргументов, содержащую не более К термов. Выходные функции являются комбинациями из любого числа термов, не превышающих К. Форма и число комбинаций термов в выходных функциях определяется программированием ПЛМ.

Рассмотрим структурно-функциональную организацию ПЛМ, выполненную по ТТЛШ-технологии. Программируемая логическая матрица представлена на рис. 12.6 в виде последовательного соединения двух комбинационных устройств с матричной структурой.

Первое комбинационное устройство с М входами и К выходами содержит:

• • входной_буфер из М логических элементов, формирующих сигналы Х_т, Х_т (т = 0, 1,…, М — 1);
• • матрицу 1 из 2М х К диодов Шоттки, подключенных к строкам и столбцам через плавкие перемычки.

При программировании пережигают перемычки (показаны на рис. 12.6 прямоугольничками) в цепи одного или обоих диодов, подключенных к двум т-м строкам и к-му столбцу. В результате в каждом к-м столбце образуется логический элемент И, число входов которого равно или меньше М. Элементы И формируют термы.

Возможны следующие значения :

• , если сохранена только перемычка в цени диодов VI)11, подключенных к прямым (неинвертирующим сигнал) строкам матрицы;

• если сохранена только перемычка в цепи диодов VDW, подключенных к инвертирующим строкам матрицы;

Рис. 12.6. Схема программируемой логической матрицы (ПЛМ).

• • Х_т = 0, если сохранены обе перемычки. В этом случае Х_к = О, т. е. исключается терм;
• • Х_т = 1, если не сохранены обе перемычки. В этом случае из терма исключается входная переменная.

Второе комбинационное устройство с К входами и N выходами содержит:

• • матрицу 2 (Кх ЛГ), выполненную из ЛГ-эмиттерных транзисторов УТМ_к, где к = 0,1,…, К — 1. В эмиттерных цепях включены плавкие перемычки;
• • выходной буфер, состоящий из N логических элементов сложения по модулю 2. В один из входов каждого элемента включены плавкие перемычки.

В каждой п-й (п = 0, 1,…, N — 1) строке матрицы образуется логический элемент ИЛИ с числом входов, равным К. При пережигании перемычки в эмиттерной цепи транзистора УТМ_к сигнал 2_к на выход элемента ИЛИ не проходит, что равносильно Х_к = 0. Если перемычки в элементах сложения по модулю 2 сохранены, то сигналы через них проходят без инверсии. В этом случае на выходе ПЛМ формируются сигналы.

Если же в элементах сложения по модулю 2 пережечь перемычки, то получим инверсное значение выходного сигнала (12.2). Как следует из формул (12.1), (12.2), ПЛМ позволяют получить широкий набор выходных сигналов в виде логических функций М переменных.

Для отечественных микросхем КР556РТ1, КР556РТ2, имеющих структуру, подобную представленной на рис. 12.6, М = 12, К = 48, N = 8. Отличие микросхем состоит лишь в том, что у первой из них выход — с открытым коллектором, у второй — на три состояния.

Для программирования ПЛМ используются встроенные в микросхемы узлы программирующей части (они на рис. 12.6 не показаны) и специальные устройства, называемые программаторами. При этом программатору задаются сведения о ПЛМ в виде таблицы истинности или следующих символов:

• • Н — переменная входит в терм в прямом виде, т. е. нужно оставить целой перемычку прямого входа и пережечь перемычку инверсного входа;
• • Е — переменная входит в терм в инверсном виде, т. е. нужно сохранить перемычку у инверсного входа и пережечь у прямого;
• • «-» — переменная не входит в терм и не должна влиять на него, т. е. нужно пережечь перемычки обоих входов. Сохранение перемычек у обоих входов переменной как бы устраняет из матрицы соответствующую схему И, поскольку в силу равенства Х_тХ_т = 0

выход этой схемы всегда нулевой и не влияет на работу матрицы ИЛИ, на вход которой подается;

• • А — указывается в столбце для выходного сигнала Y_n и свидетельствует о связи данной схемы И с выходом ПЛМ через матрицу ИЛИ. Перемычка должна быть сохранена;
• • «•» — указывает на то, что данная схема И не подключается к выходу и должна иметь пережженную перемычку в матрице ИЛИ.

По сравнению с схемами ПМЛ схемы ПЛМ обладают более широкими функциональными возможностями, однако изготовление схем ПМЛ значительно проще, поскольку они имеют фиксированную матрицу ИЛИ и поэтому до настоящего времени находят широкое применение.

Расширение функциональных возможностей ПМЛ и ПЛМ идет по пути программирования выходных буферов, применения двунаправленных выводов, введения элементов памяти, использования разделяемых коныонкторов [83].