Группа инструментов Watch/Debugging Tools

Отладка кода VHDL в Системе Active-HDL.

Процесс проверки проекта обычно требует большой утомительной работы так как, необходимым его условием является хорошее понимание поведения моделей. Кроме того, так как язык VHDL гарантирует то, что описание любой модели является не зависящим от производителя продукта, то и проверка проекта может занимать продолжительное время. Поскольку разработчик это человек, то сохраняется большая вероятность ошибки, поэтому пакет Active-HDL уделяет большое внимание обнаружению и исправлению ошибок. Существует несколько механизмов для отладки VHDL кода:

• · Syntax Checking (Проверка синтаксиса) — выполняется всегда с помощью команды Compile.
• · Code tracing (Трассировка кода) -VHDL код прослеживается «оператор-за-оператором» или производится трассировка выполняющихся процессов, подпрограмм и процедур.
• · Value verification (Проверка значения) — значения переменных, которые выведены на экран в дополнительных окнах Watch и List.

Syntax Checking (Проверка синтаксиса).

Active-HDL предоставляет интерактивный отладчик кода VHDL. После каждого выполнения команды Compile список ошибок выводится на экран Консоли. Каждая ошибка выводится на экран с дополнительной информацией:

имя исходного файла внутренний код ошибки номер строки и расположение номера столбца ошибки в коде краткое описание ошибки Щелкнув дважды по любой из этих ошибок, курсор перенесет непосредственно к строке кода VHDL, в которой произошла ошибка. Кроме того, эта строка будет подчеркнута красной зигзагообразной линией, а слева строки будет гореть красный маркер. При удержании на строке курсора в течение секунды, будет вызвано окно с кратким описанием ошибки, такое же как и в Консоли.

Команда Compile автоматически проверяет исходный код VHDL на соответствие с заранее установленными стандартами VHDL `03 LRM. Однако есть опция для того, чтобы проверить соответствие кода с другими стандартами синтаксиса кода LRM.

По умолчанию компилятор останавливает синтаксис, после обнаружения 100-ой ошибки, однако, это значение можно также изменить на вкладке Compiler окна Preferences.

Окно Preferences также позволяет произвести настройку опций отладки. В окне вкладки Debug, можно отдать свое предпочтение трассировке кода. Document Type позволяет выбирать исходный документ из кода VHDL или Конечного автомата. Команда Bring active source window to top, вызывает окно исходного кода, который прошел отладку. Возможно определить способ, с помощью которого просматривается каждый компонент., т. е. выводить на экран Separate view (Отдельное представление для каждого компонента) или Single view (Единое представление для всех компонентов).

Рис. 3.42 — Окно Preferences.

Active-HDL позволяет проверить сгенерированный конечным автоматом код VHDL на ошибки. В том же самом окне можно выбрать одну из двух опций:

• · выполнить трассировку конечного автомата;
• · выполнить трассировку кода VHDL, сгенерированного конечным автоматом;

Code Tracing (Трассировка кода) Трассировка кода.

Когда синтаксис кода безошибочен, можно начать верификацию поведенческой модели. Active-HDL предоставляет редактор Waveform Editor, где все результаты представлены в форме диаграмм. Возможно быстро найти любые дефектные и нежелательные части проекта.

ActiveHDL обеспечивает интерактивную графическую среду для разработки и проверки проекта. Когда это необходимо можно проследить весь исходный код VHDL «оператор-за-оператором» .

Есть четыре функции, которые позволяют прослеживать код:

Trace into — выполняется единственный оператор VHDL. Если со звонком подпрограммы встречаются, убывания выполнения в тело подпрограммы.

Trace over — Проследите по — выполняет единственную команду VHDL. Если со звонком подпрограммы встречаются, операторы, содержавшие в пределах тела подпрограммы, выполняются в единственном шаге.

Trace out — выполняет столько операторов VHDL, сколько необходимо для выполнения подпрограммы. Если подпрограммы имеют вложения, то команда выполняет только внутренние вложения.

Trace over transition — выполняет столько операторов VHDL, сколько необходимо их для выполнения перехода между состояниями.

Чтобы выполнить любую из этих команд, нужно выбрать соответствующие опции из меню Simulation или щелкнуть по значку Trace. Последняя опция Trace over transition доступна только при проверке конечных автоматов.

State Machine Code Debugging (Отладка кода конечных автоматов) Как было сказано выше, опция Trace over Transition из меню Simulation выполняет проверку конечных автоматов.

Active-HDL предлагает графический редактор (редактор FSM) для создания и редактирования конечных автоматов. Кроме того, редактор FSM позволяет в интерактивном режиме прослеживать поведение конечного автомата, выделяя желтым цветом активное, в настоящий момент, состояние. Все команды Trace являются активными во время отладки проекта, как и все остальные инструменты, описанные в этом блоке.

Поэтому, возможно проследить выполнение фактически любого оператора в коде VHDL, а также наблюдать его влияние на поведение всей модели.

Рис. 3. 43 — Окно редактора FSM