Проектирование тестовых схем для аттестации технологических процессов производства СБИС

Основной тенденцией развития мировой микроэлектроники сегодня остается рост степени интеграции (далее просто интеграции) ИС. Резкое снижение технологически достижимых размеров компонентов БИС и СБИС привели в последнее время к широкому внедрению в практику так называемых ультрабольших ИС (УБИС). Теоретически строго доказано, что при идеальном ТП размер транзистора, при котором он еще выполняет свои функции, составляет 6 нм. Сегодня топологические нормы проектирования (ТНП) СБИС составляют десятые доли микрона и основное препятствие на пути достижения «шести нан» (то есть снижения ТНП еще на 2 порядка) — дефекты. В этой связи на первый план выдвигается проблема снижения повреждаемости СБИС дефектами и обеспечение требуемой точности воспроизведения ФП элементов.

Постоянное снижение ТНП сопряжено с увеличением числа высокоточных технологических операций, каждая из которых вносит свой вклад в уменьшение выхода годных пластин. Например, если в производстве пассивных тонкопленочных плат ГИС на жестких подложках число операций равно 20. 30, то для коммутационных плат больших гибридных ИС на гибком основании оно составляет около 70, а для полупроводниковых БИС в ряде случаев превышает 100 [11]. Другой пример: если к концу 80-х годов при изготовлении СБИС типа ОЗУ емкостью один мегабайт размер точечных дефектов, приводящих к внезапным отказам, составлял 0.1 мкм, то в настоящее время уже минимальный топологический размер компонентов приближается к этой цифре, а размер повреждающих дефектов снижается до (0,02.0,01) мкм. Существующие сегодня методы выявления дефектности СБИС невозможно применить для решения проблемы обеспечения заданного КВГ изделий по ряду причин [1,2]: • методы электронной и растровой микроскопии, обеспечивающие требуемую для выявления дефекта разрешающую способность, не могут обеспечить статистически значимые результаты для оценки характеристик повреждаемое6 ти и точности;

• метод тестовых схем, обеспечивающий получение статистически значимых результатов, вследствие его высокой производительности, требует своего дальнейшего усовершенствования, обуславливаемого снижением минимального геометрического параметра (ГП) элемента.

Попытки радикального улучшения метода тестовых схем в настоящее время наталкиваются на ряд следующих препятствий, обусловленных умень-шением минимальных размеров элементов СБИС:

• увеличивается номенклатура и число повреждающих дефектов;

• возрастают требования к точности формирования ЭФС СБИС;

• появляются новые механизмы деградации, обуславливающие временные изменения параметров функциональных элементов (например деградационные процессы, связанные с появлением горячих носителей).

Кроме того, существуют теоретические проблемы адекватного описания и моделирования точностных и дефектностных параметров современных ЭФС и деградационных процессов, в них протекающих. В частности:

• отсутствуют математические модели, адекватные физическим процессам производства СБИС и научно обоснованные критерии их оценки;

• отсутствуют комплексные систематические исследования технологических потерь при изготовлении СБИС;

• отсутствуют научно обоснованные правила проектирования тестовых схем (ТС) для аттестации технологических процессов производства (ТПП) СБИС.

Одним из основных инструментов получения и повышения КВГ современных СБИС и УБИС является использование специализированных тестовых структур (ТСТ). Известно [2], что применение ТС и ТСТ для получения информации о качестве операций ТП в микроэлектронике имеет объективную основу и обусловлено прежде всего групповым характером обработки изделий на большинстве операций ТП. Вследствие этого наблюдается тесная связь между 7 параметрами элементов СБИС на пластине и в партии одновременно обрабатываемых пластин.

Существующие подходы к проектированию ТС направлены на диагно-стику качества изготовления СБИС как функционирующего изделия. Основная цель таких ТС — обеспечить прогноз выхода годных кристаллов в партии СБИС. Собственно измерение тестовых кристаллов проводится после изготовления каждой партии и по результатам контроля выдается заключение о качестве ТП с анализом причин брака.

Между тем, сам метод ТС нуждается в настоящее время в совершенствовании. По мере роста интеграции БИС все более четко обозначаются проблемы аттестации операций ТП по характеристикам точности, привносимой дефектности и надежности. Анализ операций ТП по указанным параметрам позволяет:

• корректировать ТП, так как с помощью ТС с определенной вероятностью можно судить о текущей точности и дефектности операций ТП;

• объективно обосновывать переход на новые ТНП.

Действительно, если ТС показывают, что фактическая точность ТП существенно превышает нормы, заложенные в ТУ, то это говорит о неиспользованном резерве технологического оборудования и данный ТП можно использовать для производства УБИС с более жесткими ТНП и наоборот, необходимо увеличивать ТНП при росте дефектности или снижении точности.

Таким образом, в настоящее время ставится задача аттестации ТП по объективным показателям качества. Поскольку основными объективными показателями, определяющими КВГ, являются точность и плотность повреждающих дефектов, то для решения поставленной задачи нужен новый подход к проектированию ТС. Основное отличие этого подхода состоит в том, что акцент делается не на изделие, а на технологический процесс, конкретно на операции технологического процесса.

Сказанное подчеркивает актуальность и перспективность разработки новых 8 методов аттестации ТПП современных СБИС по параметрам точности и привносимой дефектности на основе ТС. Кроме того, переход от БИС к СБИС с ТНП менее 0,8 мкм определяет необходимость поиска ТЭ, прогнозирующих надежность ЭФС. Поэтому актуальны исследования, результаты которых опре-делят подходы к проектированию таких элементов.

Целью настоящей работы является обеспечение возможности аттестации ТПП СБИС (УБИС) по объективным характеристикам качества проведения операций, в качестве которых выступают случайная и систематическая составляющие погрешности формируемых элементов физической структуры (ФС), плотность повреждающих физическую структуру СБИС дефектов, а также показатели скорости деградации элементов физической структуры. Цель достигается разработкой методик проектирования тестовых схем как инструмента получения характеристик качества операций ТП.

Для достижения цели в диссертации решены следующие задачи:

1. Обоснован и разработан комплексный подход к проектированию тестовых схем, предназначенных для аттестации ТП изготовления СБИС.

2. В соответствии с комплексным подходом разработана методика проектирования ТС, предназначенная для аттестации ТПП СБИС с преимущественно параметрическим характером отказов и методика проектирования ТС, предназначенная для аттестации ТПП СБИС с преимущественно внезапным характером отказов.

3. Разработана методика оценки показателей скорости деградации элементов физической структуры СБИС.

Научная новизна работы заключается в следующем: 1. Обоснован комплексный подход к проектированию ТС, заключающийся в:

• выборе модели КВГ, адекватно отражающей анализируемый ТП;

• в учете связей ФП типового элемента СБИС с преимущественно 9 параметрическим характером отказов с параметрами ЭФС изделия составляющими этот элемент;

• в учете деградационных процессов в элементах ФС СБИС.

2. Разработана методика проектирования тестовых схем, предназначенных для аттестации операций технологического процесса изготовления СБИС по характеристикам точности, которая заключается в определении:

• конструкции информативных элементов тестовой схемы;

• необходимого и достаточного числа элементов тестовой схемы;

• числа тестовых структур в тестовой схеме.

3. Разработана методика проектирования тестовых схем, предназначенных для аттестации ТП по характеристикам плотности повреждающих дефектов, заключающаяся:

• в разработке тестовых структур из однотипных элементов ФС СБИС, формируемых на аттестуемых операциях;

• в экспериментальном определении КВГ тестовых элементов, входящих в тестовую структуру, имеющую различное наполнение, изменяющееся в пределах одной тестовой структуры по геометрической прогрессии;

• в реализации возможности определения плотности повреждающих дефектов при увеличении вероятности повреждения за счет уменьшения минимального ГП элемента ФС СБИС на аттестуемой операции.

4. Разработана методика оценки показателей скорости деградации элементов ФС СБИС. Методика позволяет оценить качество операций ТП по указанному показателю и заключается:

• в проведении ускоренных испытаний элементов тестовых структур при нагрузках, определяемых из установленных моделей отказов;

• в определении пластин, физические структуры которых характеризуется в условиях эксплуатации повышенной скоростью деградационных процессов.

10 по сравнению с другими пластинами;

5. Предложена методика подачи тепловой нагрузки на испытуемые элементы ТС, состоящая в использовании пленочного нагревателя, расположенного в зоне испытуемого тестового элемента.

На защиту выносятся:

1. Комплексный подход к проектированию тестовых схем, предназначенных для аттестации ТПП СБИС.

2. Методики проектирования тестовых схем, предназначенные для аттестации ТПП СБИС по характеристикам:

• точности (изделия с параметрическим характером отказов пластин);

• повреждаемости (изделия с внезапным с характером отказов).

3. Методики и результаты определения скорости деградации процессов в ЭФС СБИС.

Практическая ценность и результаты внедрения.

1. Использование на практике комплексного подхода к проектированию ТС заменяет эвристический подход к решению этой задачи научно обоснованным подходом.

2. Комплексный подход и разработанные на его основе конкретные методики позволяют определить необходимое и достаточное число информативных ТЭ в ТСТ и число ТСТ в ТС, чтобы обеспечить получение систематических и случайных составляющих характеристик погрешностей аттестуемых операций ТП с требуемой точностью при заданной достоверности.

3. Предложенная методика проектирования ТС, предназначенных для определения характеристик повреждаемости, позволяет, варьируя независимо факторы площади кристалла и минимальный размер элемента, определить по заданному значению КВГ предельно допустимые значения этих факторов, то есть топологические нормы проектирования СБИС.

4. Предложенная и реализованная в диссертации методика аттестации ТПП СБИС вошла в первую редакцию проекта стандарта отрасли «Микросхемы интегральные. Требования к тестовым структурам. Методы контроля качества изготовления и оценки надежности с помощью тестовых структур» .

5. Использование методики определения скорости деградации элементов физической структуры СБИС позволяет определять качество ТП по этому параметру и отбраковывать пластины с потенциально нестабильными элементами.

6. Предложенная методика подачи тепловой нагрузки на испытуемые элементы позволяет практически свести к минимуму систематическую погрешность определения скорости деградации параметра элемента физической структуры в условиях эксплуатации.

ВЫВОДЫ ПО ГЛАВЕ 3.

1 Проведен анализ видов технологических потерь КМДП-инвертора как базового элемента логической СБИС и показана возможность объективной оценки технологических потерь, происходящих в результате внезапных и параметрических отказов.

2 На базе комплексного подхода разработан полный комплект ТС для аттестации ТП по привносимой дефектности и по характеристикам точности, обеспечивающий, в отличие от известных, объективную аттестацию операций ТП формирования ФС СБИС.

3 Показано, что стабильность ТП определяется мерой устойчивости транзисторов к воздействию горячих носителей, причем в качестве меры может выступать скорость деградации МДП-транзистора. Разработана методика определения скорости деградации МДП-транзистора, на базе которой экспериментально доказано, что: невозможно выявить нестабильные элементы по первоначальным значениям их функционального параметраможно выявлять потенциально ненадёжные элементы металлизации, контролируя различие скоростей деградационных процессов проводников металлизации в различных партиях в отличие от известных, предложенная методика позволяет, определять и отбраковывать пластины с потенциально нестабильными элементами.

4 Предложена и эспериментально подтверждена методика повышения точности прогноза скорости деградации ЭФС за счет расположение пленочного нагревателя в зоне испытуемого ТЭ. Методика, в отличии от известных, устраняет грубую инструментальную погрешность в определении точного временного интервала температурного воздействия на ТЭ при ускоренных испытаниях.

ЗАКЛЮЧЕНИЕ

.

1. Проведен анализ состояния аттестации технологического процесса изготовления СБИС и показана актуальность проблемы совершенствования метода тестовых схем, предназначенных для аттестации технологических операций по объективным показателям качества технологического процесса, что позволяет, в отличие от известных методик, своевременно корректировать технологический процесс и объективно обосновывать переход на новые топологические нормы проектирования.

2. Обоснован и разработан комплексный подход к аттестации технологического процесса изготовления СБИС, позволяющий, в отличие от существующих, при проектировании тестовых схем:

• выбирать адекватную технологическому процессу модель коэффициента выхода годных пластин;

• учитывать зависимость функциональных параметров КМДП-инверторов СБИС от их геометрических параметров;

• учитывать деградационные процессы в элементах физической структуры СБИС.

3. Разработана методика проектирования тестовых схем, предназначенных для аттестации операций технологического процесса изготовления КМДП-СБИС по характеристикам точности, которая заключается в определении:

• конструкции информативных элементов тестовой схемы;

• необходимого и достаточного числа тестовых элементов в тестовых структурах и числа тестовых структур в тестовой схеме, что позволяет обеспечить получение систематических и случайных погрешностей операций ТП с требуемой точностью при заданной достоверности.

4. Разработана методика проектирования тестовых схем, предназначенных для аттестации технологического процесса изготовления СБИС по.

124 характеристикам плотности повреждающих дефектов, зключающаяся:

• в разработке тестовых структур из однотипных элементов физической структуры СБИС, формируемых на аттестуемых операциях;

• в экспериментальном определении коэффициента выхода годных тестовых элементов, входящих в тестовую структуру, имеющих наполнение, изменяющееся в пределах одной тестовой структуры по закону геометрической прогрессии;

• в реализации возможности определения плотности повреждающих дефектов на аттестуемой операции при увеличении вероятности повреждения за счёт уменьшения минимального геометрического параметра элемента физической структуры СБИС.

Предложенная методика, в отличие от известных, позволяет, определить предельно допустимые значения этих факторов по заданному значению выхода годных, то есть — топологические нормы проектирования СБИС.

5. Разработана методика оценки скорости деградации МДП-транзистора логической СБИС, которая позволяет оценить качество операций технологического процесса по указанному показателю и заключается:

• в проведении ускоренных испытаний элементов ТСТ при нагрузках, определяемых из установленных моделей отказов;

• в определении пластин, физические структуры которых характеризуются в условиях эксплуатации повышенной скоростью деградационных процессов по сравнению с другими пластинами.

Использование методики позволяет, в отличие от известных, определять и отбраковывать пластины с потенциально нестабильными элементами.

6. Предложена методика подачи тепловой нагрузки на испытуемые элементы ТС, использующая расположение пленочного нагревателя в зоне испытуемого тестового элемента. Методика, в отличие от известных, позволяет устранить грубую инструментальную погрешность измерения.

7. Методика проектирования ТС используется в учебном процессе ряда вузов РФ в форме практического занятия по дисциплинам «Специальные вопросы производства РЭС» и «Технология микросхем и микропроцессоров» .

8. Предложенные методики проектирования тестовых схем для аттестации ТПП СБИС используются на «Предприятии перспективных исследований «НАУЧНЫЙ ЦЕНТР» «(ППИНЦ). Результатом внедрения в промышленность диссертационной работы в части разработки методики аттестации ТП изготовления СБИС является включение написанного с участием автора раздела «4.2.5. Разработка или выбор конструкции информативного элемента ТС в проект стандарта отрасли № ИЭТ-96/2000 «Микросхемы интегральные. Требования к тестовым структурам. Методы контроля качества изготовления и оценки надежности с помощью тестовых структур». Указанный стандарт «устанавливает требования к тестовым схемам, предназначенным для определения характеристик точности и привносимой дефектности операций технологического процесса изготовления СБИС. Стандарт определяет методику проектирования ТС, требования к процессу разработки технологических операций, к аттестуемому технологическому процессу и процессу аттестации технологического процесса по точности и привносимой дефектности, а так же порядок проведения процедур аттестации на предприятиях поставляющих СБИС МО РФ» .