Разработка методов, алгоритмов и макромоделей для многоуровневых систем автоматизации схемотехнического проектирования
Диссертация
Электрическая схема систем такая ситуация стала тормозить внедрение иерархических методов проектирования, а также разработку и применение библиотек аналоговых и смешанных блоков. Следствием этого явились усилия международных сообществ по разработке языков, позволяющих описывать модели смешанных устройств. Так в 1999 году была завершена работа над новой редакцией языка VHDL — IEEE Std 1076.1−1999… Читать ещё >
Список литературы
- Ильин В. Н Машинное проектирование электронных схем. — М.: Энергия, 1972. -280 с.
- Маничев В.Б., Норенков И. П., Хартов В. Я. Макромодели функциональных узлов цифровых устройств. В сб. «Машинные методы проектирования электронных схем». М., Знание, 1975, с. 73−78.
- Анисимов Б.Г., Белов Б. И., Норенков И. П. Машинный расчет элементов ЭВМ. -М.: Высшая школа, 1976. 336 с.
- Норенков И.П., Мулярчик С. Г., Иванов С. Р. Экстремальные задачи при схемотехническом проектировании в электронике. Минск: Белорус, гос. ун-т., 1976.-240 с.
- Гурарий М.М., Русаков С. Г. Синтез макромоделей фрагментов БИС методом возмущений. Микроэлектроника, 1977, т. 6, № 5, с. 406 — 409.
- Гурарий М.М., Русаков С. Г. Машинный расчет сложных электронных систем методом подсхем. Изв. АН СССР. Техническая кибернетика, 1977, № 1, с. 193 — 197.
- Петренко А.И., Власов А. И., Тимченко А. П. Табличные методы моделирования электронных схем на ЭЦВМ. Киев, Вища школа, 1977, 192 с.
- Алексеенко А.Г., Зуев И. А. Макромоделирование ИС операционных усилителей. -Зарубежная радиоэлектроника, 1977, № 8, с. 22−32.
- Егоров Ю.Б. Редукция задачи оптимизации БИС к последовательности задач оптимизации фрагментов. Электронная техника. Сер. 3. Микроэлектроника, 1978, N4.
- Архангельский А. Я., Светцов С. В. Методика синтеза электрических макромоделей логических схем среднего и большого уровней интеграции. В сб. Автоматизация проектирования в электронике. Киев, 1980. Вып. 22, с. 64−70.
- Баталов Б.В., Жаров М. М., Немудров В. Г., Русаков С. Г. Комплекс программ расчета электрических аналоговых ИС для ЕС-ЭВМ. Средства связи, 1979. Вып. 6, с. 18−20.
- Норенков И.П., Пивоварова И. В. Алгоритм анализа сложных систем с разными шагами для подсистем. Изв. Вузов MB и ССО СССР. Радиоэлектроника, 1979, т. 22, № 6, стр. 93−95.
- Архангельский А. Я, Левшин Н. Г., Рожукалнс П. П и др. Экспериментальная программа смешанного моделирования БИС АЦП, ЦАП ЭЛАИС-1. — М., Электронная техника. Сер. 3, Микроэлектроника, 1981, вып. 3(93), с. 60.
- Ильин В.Н. Проблемы макромоделирования. В кн. Автоматизация проектирования в радиоэлектронике и вычислительной технике. М., Знание, 1981, с. 23−30.
- Бахов В.А. Макромоделирование цифровых и импульсных схем при помощи макроэлементов, Изв. вузов MB и ССО СССР. Радиоэлектроника, 1981, т. 24, № 6, с. 98−100.
- Бененсон З.М., Блистратов М. Р. и др. Моделирование и оптимизация на ЭВМ радиоэлектронных устройств. М.: Радио и связь, 1981. — 272 с.
- Баталов Б.В., Егоров Ю. Б., Русаков С. Г. Основы математического моделирования БИС на ЭВМ. М.: Радио и связь, 1982. — 159 с.
- Федынский A.B. Макромоделирование фрагментов цифровых схем. Электронная техника. Сер 3. Микроэлектроника, 1982, с. 33−38.
- Архангельский А. Я., Меликян В. Ш. Смешанное схемотехническое и функционально-логическое моделирование аналого-цифровых схем.- Электронное моделирование. АН СССР, 1984, т. 6, № 5, с. 35−39.
- Ходош JLC., Черепенников В. М. Электрические макромодели логических МДП-элементов произвольной конфигурации, Электронная техника. Полупроводниковые приборы, 1984.
- Норенков И.П., Сомов П. А. Адаптивное моделирование электронных схем. Изв. вузов MB и ССО СССР. Радиоэлектроника, 1984, т. 27, № 6, с. 37−41.
- Норенков И.П., Мартынюк В. А., Трудоношин В. А., Федорук В. Г. Алгоритмы и организация программного комплекса схемотехнического проектирования. Изв. Вузов МО и ССО СССР. Радиоэлектроника, 1984, т.27, № 6, с. 71−77.
- Архангельский А. Я., Меликян В. Ш. Программа смешанного анализа аналого-цифровых схем. В кн.: Электронная техника и приборы для экспериментальной физики. Под ред. Т. М. Агаханяна. М., Энергоатомиздат, 1985, с. 134−138.
- Архангельский А. Я. Смешанное моделирование БИС. Киев. Знание УССР, 1985,24 с.
- Архангельский А.Я. Многоуровневое смешанное адаптивное моделирование элементов и узлов электронной аппаратуры. Докторская диссертация, М. 1987, МИФИ.
- A.JI. Глебов, A.JI. Стемпковский. Оптимизация низкомощных цифровых КМОП-схем. Автоматизация проектирования. 1997, № 3.
- Марчук Г. И. Методы вычислительной математики. М.: Наука, 1980. 534 с.
- Пшеничный Б.Н., Данилин Ю. М. Численные методы в экстремальных задачах. -М.: Наука, 1975.-319 с.
- Демьянов В.Ф., Малоземов В. Н. Введение в минимакс. М.: Наука, 1972. — 368 с.
- Фиакко А., Мак-Кормик Г. Нелинейное программирование. Методы последовательной безусловной оптимизации. Пер. с англ. М.: Мир, 1972. — 240 с.
- Форсайт Дж., Моллер К. Численное решение систем линейных алгебраических уравнений. Пер. с англ. М., Мир, 1969.
- Ортега Дж., Рейнболдт В. Итерационные методы решения нелинейных систем уравнений со многими неизвестными. Пер. с англ. М.: Мир, 1975.
- Гринбаум Д.Р., Миллер В. А. Модели цифровых ИС для машинного проектирования. Электроника, № № 2, 3, 1973.
- Чуа JI.O., Пен-Мин Лин. Машинный анализ электронных схем (алгоритмы и вычислительные методы). Пер. с англ. М.: Энергия, 1980. — 640 с.
- Тьюарсон Р. Разреженные матрицы. Пер. с англ. М.: Мир, 1977.
- Вайнгартен Ф. Трансляция языков программирования. М.: Мир, 1977. — 190 с.
- Хантер Р. Проектирование и конструирование компиляторов. Пер. с англ. М.: Финансы и статистика, 1984. — 230 с.
- Валях Е. Последовательно-параллельные алгоритмы. М.: Мир, 1985. — 456 с.
- Химмельблау Д. Прикладное нелинейное программирование. Пер. с англ. М.: Мир, 1975.
- Бертсекас Д. Условная оптимизация и методы множителей Лагранжа. Пер. с англ. — М: Радио и связь, 1987. — 400 с.
- Титце У., Шенк К. Полупроводниковая схемотехника. Пер. с нем. М.: Мир, 1982. -512 с.
- Katzenelson J. An algorithm for solving nonlinear resistive networks. Bell Syst. Tech. 1965, v. 44, No. 10, pp. 1605 — 1620.
- Gear C.W. Simultaneous numerical solution of differential algebraic equations. IEEE Trans. 1971, v. CT-18,No. 1.
- Bray ton R.K., Gustavson F.G., Hachtel G.D. A New Efficient Algorithm for Solving Differential-Algebraic Systems Using Implicit Backward-Differentiator Formulas. In proc. IEEE, Vol. 60, No 1, 1972, pp. 98 — 108.
- Fujisawa T., Kuh E.S., Ohtsuki T. A sparse matrix method for analysis of resistive nonlinear networks. IEEE Trans., 1972, v. CT-79, No. 1, p. 73 -85.
- Nagel L.W. SPICE2: A computer program to simulate semiconductor circuits. Univ. of California, Berkeley, Memo N ERL-M520, May 1975.
- Chawla B.R., Gummel H.K., Kozak P. MOTIS: An MOS timing simulator. IEEE Trans, on Circuits and Systems, 1975, CAS-22(12), pp. 901- 910.
- Chien H.J., Kuh E.S. Solving piece-linear equations for resistive networks. Circuit Theory and Applications, 1976, v. 4, p. 3 — 24.
- Newton A.R. Techniques for the simulation of large-scale integrated circuits. IEEE Trans. On CAS, v. CAS-26, Sept. 1979, pp. 741 — 749.
- Vladimirescu A, The Spice Book. John Wiley & Sons, Inc. New York., 1994, pp. 203 -209.
- Rabbat N.B., Sangiovanni-Vincentelli A.L., Hsieh H.Y. A multilevel Newton algorithm with macromodeling and latency for the analysis of large-scale nonlinear circuits in the time domain. IEEE Trans. On CAS, v. CAS-26, Sept. 1979, pp. 733 -741.
- DeMan H.J. et al. DIANA: mixed mode simulator with a hardware description language for hierarchical design of VLSI. Proc. IEEE ICCAD, Oct. 1980, Rye, NY.
- De Man H., Arnout G., Reynaert P. Mixed Mode Circuit Simulation Techniques and Their Implamentation in DIANA. In Computer Design Aids for VLSI Circuits, Noordhoff, 1981, pp. 113−173.
- Newton A.R. Timing, Logic and Mixed-Mode Simulation for Large MOS Integrated Circuits. In Computer Design Aids for VLSI Circuits. Noordhoff, 1981, pp. 174−240.
- Sakallah K.F., Director S.W. An event driven approach for mixed gate and circuit level simulation. In Proc. of IEEE International Symposium on Circuits and Systems, Bonn, 1982, p. 1194−1197
- Newton A.R., Sangiovanni-Vincentelli A.L. Relaxation-Based Electrical Simulation. -IEEE Trans, on Electron Devices, v. ED-30, No. 9, Sept. 1983, pp. 1184 1206.
- Chen C.-F., Lo C.-Y. Nham H.M., Subramaniam P. The second generation MOTIS mixed-mode simulator. Proc, 21st DAC, 1984, pp. 10−16.
- F. J. Ramming. Mixed-level Modeling and Simulation of VLSI Systems. In E. Horbst, editor, Logic Design and Simulation. North-Holland, 1986.
- Vlach M., Vlach J., Singhai K. SABER: A design tool for analog systems. Analogy Inc., Beaverton, USA, 1987.
- Ackland B.D., Clark R. Event-EMU: An event-driven timing simulator for MOS VLSI circuits. IEEE Proc. ICCAD, 1989, pp. 80 — 83.
- P. Allen and K. Yoon. An Adjustable Accuracy Model for VLSI Analog Circuits Using Lookup Tables. Analog Integrated Circuits and Signal Processing, 1991, pp. 1:45−63.
- Visweswariach C., Wehbeh J. Incremental Event-Driven Simulation of Digital FET Circuits. In Proceedings of 30th Design Automation Conference, 1993, pp. 737 — 741.
- Tahawy H.E., Rodrigues D., Garicia-Sabiro S., Mayal J.-J. VHDeLDO: A New Mixed Mode Simulator. EURO-DAC, 1993, pp. 9/20−9/24.
- Lin S., Kuh E.S., Marek-Sadovska M. Stepwise equivalent conductance circuit simulation techniques. IEEE Trans. On CAD, 1993, v. 12, No. 5, p. 672 — 683.
- Huang C. et al. The design and implementation of PowerMill. Proc. of Int’l Workshop on Low Power Design, 1995, pp. 105−110.
- Synopsys, Inc. TimeMill: Dynamic Circuit Verification and Timing Analysis. NanoSim: Memory and Mixed-Signal Verification, www.synopsys.com.
- Mentor Graphics Corp. Wilsonville, OR USA «ELDO». www.mentorg.com.
- Cadence Design Systems. Spectre® circuit simulator. www.cadence.com.
- Analogy, Inc. Guide to Mixed-Signal Simulation. Beaverton, 1999.
- Liyi X., Bin L., Yizheng Y., Guoyong H., Jinjun G., Peng Z. A Mixed-Signal Simulator for VHDL-AMS. In Proc. of ASP-DAC'Ol, 2001, pp. 287−292.
- R. Boyle, M. Cohn, and O. Pederson. Macromodeling of Integrated Circuit Operational Amplifiers. IEEE Solid-State Circ., SC-9(6):353−64,1974.
- E. Getreu, and Hadiwidjaja. An Integrated Circuit Comparator Macromodel. IEEE Solid-State Circ., SC-11(6):826−33, 1976.
- Gielen G., Sansen W. Symbolic Analysis for Automated Design of Analog Integrated Circuits, Kluwer Academic Publisher, 1991.
- G. Casinovi and A. Sangiovanni-Vincentelli. A Macromodeling Algorithm for Analog Circuits. IEEE Trans. On CAD, 10(2):150−60,1991.
- Y.-C. Ju, V. B. Rao, and R. A. Saleh. Consistency Checking and Optimization of Macromodels. IEEE Trans. On CAD, 10(8):957−67, 1991.
- Ping Yang. The Macro Modeling of Phase Locked Loop for the Spice Simulator. IEEE Circuit & Devices magazine, pp 11 15, March 1991.
- Synopsys, Inc. Synopsys VHDL Compiler Reference Manual / «Synopsys Design Analyzer Manual», 1991.
- Morin J.P. A Practical Approach to Top/Down Analog Circuit Design. Proc. ESSCIRC'93, 1993, pp. 49−52.
- Hosticka B.J., Brockherde W., Klinke RM Kokozinski R. Design Methodology for Analog Monolithic Circuits. IEEE Trans, on Circuits and Systems, 1994, vol. 41, No. 5, pp. 387−394.
- Moser V., Nussbaum P., Amman H.P., Astier L., Pellandini F. A Graphical Approach to Analog Behavioral Modelling. In Proc. of EDAC-ETC-EURO-ASIC'94, 1994, pp. 535−539.
- ANACAD EES. HDL-A User’s Manual. VI .0, 1994.
- Chuang C. K-, Harrison C.G. Behavioral modeling and simulation using VHDL and SABER-MAST. IEEE Colloquium Computer and Control Division, 1994, p. 1/1−1/5.
- Agstainer K., Monjau D., Schulze S. Object-Oriented High-Level Modeling of System Components for Generation of VHDL Code, In Proc. of EURO-DAC'95, 1995, pp. 436−441.
- Van den Hurk J., Billing E. System Level Design, a VHDL Based Approach, In Proc. EURO-DAC'95, 1995, pp. 568−573.
- Dorado RM Rochette L. Hierarchical HDL-A: an advanced step toward VHDL-A. -Electronic Design Automation & Test Conference and Exibition Conference Proceedings, 1995, pp. 145−160.
- Giumale C., Kahn H. A Core Information Model of VHDL. In Proc. of EURO-DAC'95, 1995, pp. 28−33.
- Giumale C., Kahn H. Information Models of VHDL. In Proc. of 32nd DAC, pp. 678−683, 1995.
- Palnitkar S. Verilog HDL: A Guide to Digital Design and Synthesis. Sun Microsystems, Inc., 2550 Garcia Ave., Mtn. View, CA 94 043−1100 USA, 1996.
- Miyahara Y., Oumi Y. and Moriyama S. Design Methodology for Analog High Frequency Ics. Proceedings of 33 Design Automation Conference, Las Vegas, 1996, pp. 503 — 508.
- Freund R.W., Feldmann P. Reduce-order modeling of large passive linear circuits by means of the SyPVL algorithm. In IC-CAD'96, 1996, San Jose, pp. 280 287.
- Lucent Technologies Inc. ATTSIM Mixed Signal Simulation with VHDL/Verilog. 1996.
- Synopsys, Inc. Behavioral Compiler: High Level Synthesis, www.synopsys.com.
- Binns R.J., Hallam P., Mark B., Massara R. High-level Design of Analogue Circuits Using an Analogue Hardware Description Language. Mixed-signal AHDL/VHDL Modeling and Synthesis IEE Colloquium, 1997, pp. 3/1−3/8.
- F. Pallandini, V. Moser, and H.P. Amman. Behavioral Modeling of analogue Systems with ABSynth. In O. Leria, J. Roullard A. Vachoux, J.-M. Berge, editor, Analog and Mixed-Signal Hardware Description Languages. Kluwer Academic Press, 1997.
- Cadence Design Systems, Inc. Verilog-AMS. Language Reference Manual. -Analog & Mixed-Signal Extensions to Verilog HDL, Open Verilog International, USA, June 1997.
- R. Rosenberger and S. A. Huss. A System Theoretic Approach to Behavioral Modeling and Simulation of Analog Functional Blocks. In Proc. of Design, Automation and Test in Europe Conference, Paris, 1998, pp. 721−28.
- Phillips J.R. Model Reduction of Time-Varying Linear Systems Using Approximate Multipoint Krylov-subspace Projections. IC CAD 98, 1998.
- Roychowdhury J. Reduced-Order Modelling of Linear Time-Varying Systems. -IC CAD 98, 1998.
- Christen E., Bakalar K. VHDL-AMS A Hardware Description Language for Analog and Mixed-Signal Applications. — IEEE Transactions on Circuits and Systems -II: Analog and Digital Signal Processing, Vol. 46, No. 10, October 1999, pp. 1263−1272.
- VHDL Language Reference Manual (IEEE Std 1076−1987/1993), IEEE Inc., NY 10 017, USA, 1988/1993.
- IEEE Standard VHDL Analog and Mixed-Signal Extensions, IEEE Inc., NY 10 016−59 997, USA. 1999.
- Brayton R. et al. A Survey of Optimization Techniques for Integrated Circuit Design, Proc. of IEEE, 1981, vol. 69, No. 10, pp. 1334 — 1363.
- Fishburn J.P., Dunlop A.E. TILOS: A Polynomial Programming Approach to Transistor Sizing. In Proc. of ICCAD, 1985, pp. 326−328.
- Nye W., Riley D., Sangiovanni-Vincentelli A. DELTGHT. SPTCE: An optimization-based system for design of integrated circuits. Trans. IEEE CAD, 1988, No. 7, pp. 501−519.
- Kao W.H., Fathi N., Lee C.H. Algorithm for Automatic Transistor Sizing in CMOS Digital Circuits, In Proc. DAC, 1985, pp. 781−784.
- Pincus J.D., Despain A.M. Delay Reduction Using Simulated Annealing. In Proc. DAC, 1986, pp. 690−695.
- Hedlund K.S. AESOP: A Tool for Automated Transistor Sizing. In Proc. DAC, 1987, pp. 114−120,.
- Chen H.Y., Kang S.M. iCOACH: A Circuit Optimization Aid for CMOS High-Performance Circuits. In Proc. of ICCAD, 1988, pp. 372−375.
- Brocco LMccormik SM Allen J. Macromodeling CMOS circuits for timing simulation. IEEE Trans. CAD, 1988, v. 7, p. 1237 — 1249.
- Chang M.C., Chen C.F., PROMPT3: A Cell-Based Transistor Sizing Program Using Heuristic and Simulated Annealing Algorithm. In Proc. of CICC, 1989, pp. 17.2.1−17.2.4.
- B.Hoppe, G. Neuendorf, D. Schmitt-Landsiedel. Optimization of High-Speed CMOS Logic Circuits with Analytical Models for Signal Delay, Chip Area and Dynamic Power Dissipation. IEEE Trans, on CAD, 1990, v. 9, p. 236.
- Auvergne D, Azemard NM Deschacht D. Input waveform slope effect in CMOS delay. IEEE J. Solid-State Circuits, 1990, v. 25, p. 1588 — 1590.
- Chandrakasan A., Sheng S., Brodersen R.W. Low-power CMOS design. -IEEE Journal of Solid-State Circuits, 1992, pp. 472−484.
- Chandrakasan A, Potkonjak M., Rabaey J., Brodersen R.W. HYPER-LP: A System for Power Minimization Using Architectural Transformation. In Proceedings of the IEEE International Conference on Computed Aided Design, 1992, pp. 300−303.
- Jone W.-B. Timing Optimization by Gate Resizing and Critical Path Identification. In Proceedings of 30th Design Automation Conference, 1993, pp. 135 -140.
- Lam W.K.C., Brayton R.K., Sangiovanni-Vincentelli A. Circuit Delay Models and Their Exact Computation Using Timed Boolean Functions. In Proceedings of 30th Design Automation Conference, 1993, pp. 128 — 134.
- Ghosh A., Devadas S., Keutzer K., White J. Estimation of average switching activity in combinational and sequential circuits. In Proceedings of the 29th Design Automation Conference, June 1992, pp. 253 — 259.
- Carslon B.S., Chen C.Y.R. Performance Enhancement of CMOS VLSI Circuits• th •by Transistor Reordering. In Proceedings of 30 Design Automation Conference, 1993, pp. 361 — 366.
- S.S.Sapatnekar, V.B.Rao, P.M.Vaidya, S.M.Kang. An Exact Solution to the Transistor Sizing Problem for CMOS Circuits Using Convex Optimization. IEEE Trans, on CAD, 1993, v. 12, p. 1621.
- Najm F. A survey of power estimation techniques in VLSI circuits. IEEE transaction on VLSI systems, 1994, vol. 2, No. 4, pp. 446−455.
- Tan C.H., Allen J. Minimization of Power in VLSI Circuits Using Transistor Sizing, Input Ordering, and Statistical Power Estimation. In Proc. of the Int’l Workshop on Low Power Design, 1994, pp. 75−80.
- A.L.Glebov, A.A.Lialinsky, S.G.Rusakov. Optimization of CMOS Circuits Based on Parameterized Cells. PATMOS-94, 1994, pp. 178.
- M.Borah, R.M.Owens, M.J.Irwin. Transistor Sizing for Minimizing Power Consumption of CMOS Circuits under Delay Constraint. Int. Symp. On Low Power Design, 1995, p. 167.
- Dutta S. et al. A comprehensive delay model for CMOS inverters. IEEE J. Solid-State Circuits, 1995, v. 30, No. 8, p. 864 — 871.
- A.L.Glebov, D. Blaauw, L.G. Jones. Transistor Reordering for Low Power CMOS Gates Using SP-BDD Representation. Int. Symp. on Low Power Design, 1995, p.161.
- S.Caufape, J.Figueras. Power Optimization of Delay Constrained CMOS Bus Drivers. ED&TC-96, 1996, p. 205.
- S.Turgis, N. Azemad, D.Auvergne. Design and Selection of Buffers for Minimum Power-Delay Product. ED&TC-96, 1996, p. 224.
- Chen D.-S., Sarrafzadeh M. An Exact Algorithm for Low Power Library-Specific Gate Re-Sizing, 33rd Design Automation Conference, Las Vegas, 1996, pp. 783−788.
- Iman S., Pedram M. POSE: Power Optimization and Synthesis Environment, 33rd Design Automation Conference, Las Vegas, NV, 1996, pp. 21−26.
- Macci E., Pedram M., Somenzi F. High-Level Power Modeling, Estimation, and Optimization, In Proc. DAC'97, 1997, pp. 504−510., California.
- Егоров Ю.Б., Малышев И. В., Прохорова T.C. Расчет чувствительности функциональных параметров линейных интегральных схем. -«Микроэлектроника», М., Сов. Радио, 1976, вып. 9.
- Беляков Ю.Н., Егоров. Ю. Б. Расчет статического режима БИС методом кусочно-линейной аппроксимации. «Микроэлектроника», М., Сов. Радио, 1976, вып. 9.
- Баталов Б.В., Егоров Ю. Б., Соколов А. Г. Алгоритм оптимального расчета фрагментов БИС. «Микроэлектроника», М., Сов. Радио, 1976, вып. 9.
- Аврашков П.П., Беляков Ю. Н., Егоров Ю. Б., Федынский A.B. Программное обеспечение автоматизированной системы моделирования и расчета ИС. -Электронная промышленность, 1977, N 2.
- Егоров Ю.Б., Федынский A.B. Метод формирования и решения почти IC-диагональных систем узловых уравнений. Изв. вузов MB и ССО СССР, Радиоэлектроника, т. 20, N 6.
- Егоров Ю.Б., Федынский A.B. Применение метода кусочно-линейной аппроксимации для расчета интегральных схем. Электронная техника, сер. З, Микроэлектроника, 1978, N 6.
- Беляков Ю.Н., Егоров Ю. Б. Машинные методы составления математических моделей электронных схем. М.: Машиностроение, 1978. — 59 с.
- Аврашков П.П., Беляков Ю. Н., Егоров Ю. Б. Входной язык и принципы организации транслятора системы САМРИС-2. Электронная техника, сер. 3, Микроэлектроника, 1978, № 4.
- Аврашков П.П., Беляков Ю. Н., Егоров Ю. Б., Курмаев Ф. А., Федынский A.B. Система автоматизированного моделирования и расчета интегральных схем САМРИС-2. Электронная промышленность М., 1979, N 4.
- Горбунов Ю.З., Егоров Ю. Б., Федынский A.B. Программа детерминированной оптимизации логических биполярных ИС. «Электронная промышленность» М., 1979, N 4.
- Аврашков П. П, Беляков Ю. Н., Егоров Ю. Б., Федынский A.B. Программа анализа ИС. Электронная промышленность, М., 1979, N 4.
- Егоров Ю. Б, Горбунов Ю. З. Применение характеристик возможности фрагментов для оптимизации цифровых БИС. Электронная техника. Сер. 3. Микроэлектроника.- 1980. Вып. 2(86). — С. 84 — 91.
- Беляков Ю.Н., Горбунов Ю. З., Егоров Ю. Б., Федынский A.B. Алгоритм быстрого анализа переходных процессов в ИС. Электронная техника. Сер. 3. Микроэлектроника. 1980. — Вып. 3(87). — С. 9 — 13.
- Беляков Ю.Н., Горбунов Ю. З., Егоров Ю. Б., Федынский A.B. Диалоговая система автоматизации схемотехнического проектирования САМРИС-2М. Микроэлектроника и полупроводниковые приборы, 1981, вып. 6.
- Горбунов Ю.З., Егоров Ю. Б., Федынский A.B. Программное обеспечение задач оптимизации цифровых БИС в системе САМРИС-2М Электронная техника. Сер. 3. Микроэлектроника. -1981. — Вып. 5(95). — С. 45 — 54.
- Авдеев Е.В., Егоров Ю. Б., Чеботаев Е. В. Автоматизация схемотехнического и структурно-приборного проектирования ИС. Электронная техника. Сер. 3. Микроэлектроника, 1982, вып.4(100).
- Авдеев Е.В., Егоров Ю. Б., Резников С. Д. Диалоговый программный комплекс ПАРК для интерактивной идентификации параметров эквивалентных схем п/п приборов. // сб. трудов семинара «Автоматизация проектирования РЭ» М. МДНТП, 1984.
- Гаврилов C.B., Егоров Ю. Б., Кононов А. Н., Урахчин А. Ф. Подсистема кремниевой компиляции традиционной САПР СБИС. «Электронная промышленность» М., 1988, N (177), стр.6−8.
- Дьяконов В.М., Егоров Ю. Б., Попова Т. М., Топузов И. Г. Методы и средства создания параметризованных библиотек типовых проектных решений для САПР БИС. Электронная техника. Сер. 3. Микроэлектроника. — 1989. — Вып. 2(131).-С. 54−59.
- Авдеев Ю.В., Гуров С. И., Гаврилов C.B., Егоров Ю. Б., Скворцов C.B.
- САПР заказных БИС на открытых вычислительных системах. Электронная техника. Сер. 3. Микроэлектроника, М., 1991.
- Беляков Ю.Н., Руденко A.A., Топузов И. Г. Егоров Ю.Б. Интеграция данных в САПР БИС. М.: — Радио и связь, 1990. — 157 с.
- Егоров Ю.Б., Зиновьев A.B., Руденко A.A. Метод ключевого моделирования КМОП БИС. Электронная промышленность 1993 г. № 11−12.
- Егоров Ю.Б., Зиновьев A.B., Руденко A.A. Метод смешанного аналого-ключевого моделирования электронных схем. Электронная промышленность 1994 г. № 6.
- Егоров Ю.Б., Зиновьев A.B., Руденко A.A. Эффективный метод смешанного аналого-ключевого моделирования БИС. Труды конференции «Микроэлектроника-94», Звенигород, 1994, изд. МЦНТИ.
- Егоров Ю.Б., Зиновьев A.B. Эффективный метод смешанного многоуровневого моделирования БИС. Труды конференции «Электроника и информатика-95», 1995, изд. МИЭТ.
- Егоров Ю.Б., Зиновьев A.B., Русаков С. Г. Программа для моделированияцифро-аналоговых схем в среде Windows. Труды конференции «Микроэлектроника и информатика-97», 1997, изд. МИЭТ.
- Егоров Ю.Б., Зиновьев A.B. Алгоритм ключевого временного моделирования с оценкой мощности. Информационные технологии 1997 г., № 9.
- Стемпковский A. JL, Егоров Ю. Б., Лялинский A.A. Система разработки макромоделей аналоговых и цифроаналоговых узлов для САПР БИС. -Информационные технологии, 2000, N 2.