Арифметико-логические устройства и матричные умножители

Арифметико-логические устройства (АЛУ) выполняют арифметические и логические операции над двумя операндами. Основой АЛУ служит сумматор, схема которого дополнена логикой, расширяющей функциональные возможности АЛУ и обеспечивающей перестройку с одной операции на другую. Обычно АЛУ четырехразрядны и для наращивания разрядности объединяются.

Рассмотрим типовое АЛУ (рис. 3.28). ВИС имеются входы чисел А и В, входы выбора операций S, вход переноса С_х из младшего разряда и вход М, сигнал которого задает тип выполняемых операций: логические (М= 1) или арифметико-логические (М = 0). Результат операции вырабатывается на выходах F. Выходы G и Я используются для организации параллельных переносов при наращивании разрядности обрабатываемых слов. Сигнал С о — выходной перенос в старший разряд, а выход «А = В» — выход, равный «1» при условии А = В.

Рис. 3.28. Условное обозначение АЛУ.

Перечень выполняемых АЛУ операций дан в табл. 3.15. Для краткости двоичные числа s^s^Sq представлены их десятичными эквивалентами. Все логические операции выполняются поразрядно, т. е. между одноименными (z-ми) разрядами чисел А и В. Межразрядные переносы возникают только в арифметических операциях. В арифметико-логических операциях сначала выполняются логические операции, а затем полученные коды складываются арифметически. Знак © обозначает логическую операцию «сумма по модулю два».

Таблица 3.15

Окончание табл. 3.15

При операциях над словами большой разрядности АЛУ соединяются друг с другом с организацией последовательных и параллельных переносов. Соединение микросхем АЛУ в первом случае аналогично соединению сумматоров в схеме с последовательным переносом: выход Со предыдущей микросхемы соединяется с входом С, последующей. Если используется организация с параллельными переносами, то совместно с АЛУ применяются специальные микросхемы — блоки ускоренного переноса.

Один блок ускоренного переноса обеспечивает анализ специальных вспомогательных сигналов G и Н, формируемых всеми микросхемами АЛУ, и формирование для них сигналов переноса С,. Сигналы переноса в старший разряд Со при этом не используются.

Матричные умножители выполняют операцию умножения двоичных чисел не традиционным путем последовательных сдвигов и сложений, а параллельно. Схема выполнения операции умножения соответствует обычному «умножению столбиком». Но поскольку в операции используют двоичные числа, то арифметическое умножение цифры множимого на одну из цифр множителя заменяется конъюнкцией. Для трехразрядных чисел А и В схема умножения имеет следующий вид:

Все конъюнкции я, й, вырабатываются параллельно схемами И, а для операций сложения используются одноразрядные сумматоры. Матричные умножители могут быть просто множительными блоками либо множительно-суммирующими. Последние обеспечивают удобство наращивания разрядности перемножаемых двоичных чисел.

В виде ИС средней степени интеграции реализуются умножители малой разрядности — не более 4×4. Умножители большей разрядности — до 16×16 выполняются уже в виде БИС.