Подсистема памяти осуществляет взаимодействие с оперативной памятью. К ней относятся следующие узлы.
Кэш данных первого уровня. Это память объемом 8 Кбайт (в ранних процессорах, таких как Willamette) или 16 Кбайт (в более поздних) с малым временем доступа. В ранних процессорах оно составляло 2 такта, в более поздних с большим объемом кэш (ядро Prescott) время ожидания составляло 5 тактов основной частоты.
Кэш-память второго уровня. Это память большего, чем у кэш первого уровня, объема, но с большим временем доступа. Ее объем у процессоров на ядрах Willamette составляет 128 Кбайт (затем он был увеличен до 256 Кбайт), на ядрах Prescott — был доведен до 2048 Кбайт. Время доступа составляет 7 тактов для процессоров на ядрах Willamette и 18 тактов — на ядрах Prescott. Кэш-память второго уровня соединяется с кэшем данных первого уровня шиной шириной 256 бит.
Некоторые процессоры архитектуры NetBurst содержали также кэшпамять третьего уровня объемом 2, 4 или 8 Мбайт.
Основная задача блоков кэш-памяти — обеспечить работой исполнительные узлы процессора. Поскольку передача данных из кэш осуществляется большими блоками, то для обеспечения высокой производительности используются широкие шины, что наряду с частотой работы, соответствующей номинальной тактовой частоте процессора, дает высокую скорость передачи. Так, при номинальной тактовой частоте 3 ГГц пропускная способность шины, связывающей кэш данных первого уровня с регистрами, составляет 48 Гбайт/с, а шины, связывающей кэши первого и второго уровня еще выше, — 96 Гбайт/с.
Блок шинного интерфейса. Этот узел управляет системной шиной. Новая шина, называемая Quad-Pumped Bus, что можно перевести, как шина с учетверенной скоростью передачи, способна передавать четыре 64-разрядных блока данных за такт. При этом изменения коснулись не только данных — она способна передавать два адреса за такт. Это существенно позволило поднять скорость передачи данных между процессором и оперативной памятью.
