СБИС программируемой логики «система на кристалле»

Современный уровень развития технологии производства интегральных микросхем позволяет разместить в одном кристалле ПЛИС несколько миллионов элементарных логических схем типа «2И-НЕ», «2ИЛИ-НЕ», при этом тактовая частота работы СБИС может достигать 1 ГГц и более. При таких возможностях в одном кристалле можно разместить целую цифровую систему. Это может быть процессор, память или интерфейсное устройство.

Несмотря на большое функциональное разнообразие в цифровых системах самого разного назначения, есть, тем не менее, функциональные узлы, присущие всем устройствам. Для реализации этих узлов, конечно, можно использовать и обычные средства программируемой логики. Но гораздо эффективнее их построение на основе специализированных областей, выделенных на кристалле для выполнения заранее определенных функций. Эти области носят название аппаратных ядер. Самыми очевидными функциональными узлами, без которых не может быть построено большинство цифровых систем, являются узлы, осуществляющие вычислительную обработку — сумматоры и, особенно, умножители. Реализация системы цифровой обработки информации также невозможна без ОЗУ. На примере этого узла наиболее очевидными становятся преимущества подхода к реализации СБИС с использованием аппаратных ядер. Так, аппаратное ядро ОЗУ емкостью 256—512 бит занимает площадь на кристалле, в десять раз меньшую, чем площадь, которая потребовалась бы для синтеза такого же ОЗУ средствами обычной программируемой логики. Кроме того, при этом в несколько раз повышается быстродействие такого ОЗУ. Ядра, предназначенные для реализации ОЗУ, выполняются с небольшой емкостью. Хотя существуют системы, требующие больших объемов памяти, делать аппаратные ядра ОЗУ большой емкости экономически нецелесообразно, так как это резко снижает степень универсальности таких СБИС и сужает рынок их сбыта.

Также в виде аппаратных ядер эффективно реализуются такие специализированные узлы, как аппаратные умножители. Так, умножитель двух 8-битных слов занимает площадь, равную 1/5 площади, требующейся для реализации такого же умножителя с помощью логических блоков FPGA. Но самым эффективным направлением успешного применения аппаратных ядер являются интерфейсные узлы, контроллеры и процессоры.

Основой для реализации СБИС «система на кристалле» (SOC — system on chip) стало направление FPGA. Многие специалисты стали дистанцировать СБИС с аппаратными ядрами как новый вид архитектуры, однако сами фирмы — производители ПЛИС обозначили их как усовершенствованные СБИС с архитектурой FPGA. И если раньше в состав микросхемы FPGA входили, главным образом, ЛБ и БВВ, то теперь пользователям предлагается и целый ряд других функциональных узлов, выполненных в виде аппаратных ядер.

Рассмотрим ряд современных микросхем FPGA на примере ряда СБИС фирмы Altera, которая наряду с другой фирмой ХШпх занимает до 86% мирового рынка ПЛИС. Фирма предлагает три семейства СБИС FPGA: Stratix, Arria и Cyclone. Первые ПЛИС семейства Stratix были анонсированы в 2002 г. и выполнялись по 120 нм технологическому процессу. Постепенно вместе с совершенствованием технологии, переходом на более тонкие технологические нормы появлялась возможность в реализации более сложных узлов и блоков, роста их количества. ПЛИС семейства Stratix 10, фактически являющиеся СБИС типа SOC, реализованы уже на основе.

• 14-нанометрового технологического процесса. СБИС включает:
  • • четырехъядерный 64-битный процессор, работающий на частоте до 1,5 ГГц;
  • • блоки цифровой обработки сигналов, или DSP-блоки (digital signal processor), с плавающей точкой;
  • • до 144 высокоскоростных блоков приемо-передатчиков цифровых сигналов (трансиверов), работающих с различными протоколами;
  • • программируемую логическую матрицу FPGA, включающую до 5,5 млн эквивалентных логических блоков.

Логическая матрица и другие элементы выполнены на отдельных кристаллах, соединение между которыми выполнено через подложку. Такая технология позволяет реализовывать различные варианты исполнения ПЛИС, отличающиеся разным составом входящих устройств. В будущем планируется существенно расширить возможности семейства: увеличить скорость трансиверов (до 56 Гбит/с), реализовать поддержку новых протоколов передачи данных, ввести дополнительную память или устройства аналоговой обработки.

В ПЛИС реализованы технологии защиты проекта и, в частности, защиты системы от сбоев, связанных с попаданием в корпус СБИС тяжелых заряженных частиц. Это позволяет использовать ПЛИС в разработке систем военного назначения.

Тактовая частота вычислительной системы составляет 1 ГГц. Такая архитектура ПЛИС обеспечивает возможность разработки высокопроизводительных и энергоэффективных вычислительных систем, включая СБИС ускорителей обработки потоковых данных, устройств для радиолокационных систем и коммуникационных сетей.

Первые СБИС семейства Arria появились в 2007 г. и реализовывались на базе технологии 90 нм, последние СБИС реализованы уже, но технологии 20 нм. Это семейство относятся к ПЛИС среднего диапазона и предназначены для решения телекоммуникационных задач с повышенными требованиями по стоимости и энергопотреблению. Эти микросхемы имеют тот же набор блоков, что и ПЛИС семейства Stratix. Кроме этого, у последнего подсемейства Arria 10, выпущенного в 2013 г., есть аппаратный процессорный блок, основой которого является двухъядерный процессор ARM Cortex А9, и блоки тактирования.

Для решения широкого круга задач выпускаются недорогие микросхемы семейства Cyclone, также обеспечивающие низкое энергопотребление и имеющие в своем составе тот же набор блоков. Первые СБИС этого семейства, реализованные по технологии 0,18 мкм, были выпущены в 2002 г. На сегодня фирмой Altera предлагается пять подсемейств Cyclone, последнее из которых Cyclone V появилось в 2011 г. и реализовано по технологии 28 нм. Несмотря на низкую стоимость, микросхемы содержат необходимый набор функциональных блоков для реализации на их основе целой цифровой системы. Чтобы наглядно представить вычислительную мощность этих СБИС, перечислим весь набор ресурсов, предоставляемых разработчику цифровой системы микросхемой Cyclone VSTD6:

• • 41 509 адаптивных логических модулей;
• • 1 К) 000 эквивалентных логических элементов;
• • 166 036 триггеров;
• • 514 блоков встроенного ОЗУ;
• • встроенное ОЗУ объемом 5140 Кбит;
• • 512 математических блоков обработки цифровых сигналов;
• • 224 умножителя 18×18;
• • двухъядерный процессорный блок ARM Cortex-A9;
• • 9 трансиверов со скоростью передачи 9 Гбит/с;
• • контроллер внешней памяти;
• • 2 контроллера PCI Express.