Синхронные ДО-триггеры. 
Электротехника и электроника

Синхронные /?5-триггеры имеют дополнительный С-вход для подачи управляющих (тактовых, синхронизирующих) импульсов, под действием которых происходит изменение их состояния. Сигналы на информационные Sи /?-входы выставляются до подачи синхроимпульса. Синхронные григгеры строят, но одноступенчатой и двухступенчатой схемам.

Для построения одноступенчатого синхронного /^-триггера на входе его асинхронного аналога достаточно включить два логических элемента. Схема такого триггера с использованием логических элементов И—НЕ и его обозначение приведены на рис. 7. Рассмотрим принцип работы синхронного триггера.

При С = 0 независимо от состояния информационных S- и /^-входов на выходах логических элементов формируются сигналы S = R —1, при которых асинхронный триггер находится в режиме хранения (табл. 4). При С = 1 оба логических элемента открыты, и асинхронный триггер реагирует на все разрешенные комбинации сигналов, поступающих на S- и /?-входы.

Рис. 7. Схемы одноступенчатого синхронного /?5-триггера (а) и его условное графическое обозначение (б).

Двухступенчатые триггеры реализуются по схеме ведущий— ведомый. Занесение информации в триггер разделено во времени: вначале информация записывается в первую ступень, а затем.

переписывается во вторую. На рис. 8 приведен вариант схемы, наиболее доступный для понимания принципа работы двухступенчатого RS- триггера, а также условное обозначение двухступенчатого синхронного триггера.

В схеме на рис. 8, а использованы два синхронных /?5-триггера и инвертор. При С = 1 производится запись информации в триггер Т_и триггер Т₂ заблокирован и находится в режиме хранения, так как на его С-вход через инвертор подается нулевой сигнал. При С = 0 блокируется Т, на С-вход Т₂ поступает единичный сигнал, и информация с выхода Т переписывается на выход Т₂.

Рис. 8. Схема двухступенчатого синхронного /?5-триггера с инвертором (а) и его условное графическое обозначение (6).

На рис. 9 приведен вариант схемы двухступенчатого триггера с запрещающими связями между отдельными ступенями. При С= 1 в процессе записи информации (т.е. при комбинациях входных сигналов 5=1, R = 0 или 5 = О, R = 1) в первый триггер Т на выходе одного из логических элементов 1 или 2 фиксируется нулевой сигнал. Поэтому на выходах логических элементов 3 и 4 формируются единичные сигналы, под действием которых триггер Т₂ находится в режиме хранения. При С=0 или входных сигналах 5 = 0, R = 0 на выходах элементов 1, 2 фиксируются сигналы 5 = R = 1, поэтому триггер Т находится в режиме хранения, элементы 3 и 4 открыты и информация с выхода Т переписывается в триггер Т₂.

Рис. 9. Схема двухступенчатого синхронного /?5-триггера с запрещающими связями между отдельными ступенями.

Следует отметить, что:

=> запись информации (появление ее на выходе) в двухступенчатые триггеры происходит по срезу (при изменении из 1 в 0) входного синхроимпульса, т. е. с задержкой на длительность синхроимпульса;

=> в двухступенчатых триггерах отсутствует прямая связь между входом и выходом, так как всегда какая-то одна из его ступеней находится в режиме хранения. Поэтому двухступенчатые триггеры устойчиво работают при наличии обратной связи. Обратные связи используются при построении рассматриваемых ниже Т- и .Ж-триггеров.

D-триггеры с потенциальным управлением. Один из способов устранения недостатка /^-триггеров — наличие запрещенной комбинации входных сигналов — приводит к D-триггерам. В D-триггерах запрещенная комбинация исключается путем соединения S- и /^-входов синхронного /^S-триггера через инвертор (рис. 10, я). D-триггеры имеют один информационный D-вход и С-вход для подачи синхроимпульсов. При этом на информационные входы /^-триггера никогда не поступает одинаковых сигналов, т. е. исключается не только запрещенная комбинация (5= R = 1), но и режим хранения (5 = R = 0), который реализуется путем подачи С = 0. На рис. 10,6 приведено условное графическое обозначение D-триггера, а в табл. 7 — правила его работы.

В D-триггерах задерживается прохождение входного сигнала на выход схемы до появления синхроимпульса, поэтому их называют триггерами задержки. По выполняемым функциям они не отличаются от синхронных /^-триггеров, однако имеют меньшее число входов. Указанное обстоятельство послужило основанием для изготовления D-тригтсров в виде микросхем. Другой возможный вариант схемного решения D-триггера с меньшим количеством логических элементов показан на рис. 10,6. Этот D-триггер построен на основе синхронного tfS-тригтера (рис. 7,а), в котором внешний /?-вход подключен к внутреннему S -входу асинхронной части триггера.

Рис. 10. Схема D-триггера с включением инвертора между информационными входами синхронного DS-трип ера (я), его условное 1рафическое обозначение (6) и вариант схемы с минимальным числом логических элементов (в).