Комбинационные узлы цифровых устройств

В результате изучения данной главы студенты должны: знать: типы электронных средств обработки информации (сумматоры, умножители, преобразователи кодов, распределители и коммутаторы);

уметь: строить комбинационные узлы в минимальном логическом базисе;

владеть: основами синтеза комбинационных узлов.

Описание и основы синтеза комбинационных узлов

При построении сложных систем в цифровой технике в качестве элементной базы применяют функционально завершенные и конструктивно оформленные в виде ИМС узлы, построенные на базе логических и запоминающих элементов.

Комбинационные устройства (узлы) реализуют логические функции

причем выходные переменные в такте пТ полностью определяются комбинацией входных переменных в том же такте (рис. 13.1, а).

Комбинационные цифровые устройства (КЦУ) реализуют посредством соединения логических элементов. Например, узел сум;

а б.

Рис. 13.1. Комбинационное устройство (а) и структура суммирующего узла (б)

мирования одноразрядных двоичных чисел в базисе И, ИЛИ, НЕ описывает логические выражения для суммы у = А В V А В и избытка (переноса) у₂ = А В, по которым можно составить структурную схему (рис. 13.1, б). Блоки сложных комбинационных устройств синтезируют на основе объединенных блоков. Так, для реализации функции у рассматриваемого устройства можно использовать типовой элемент «исключающее ИЛИ».

Наряду с описанием КЦУ логическими функциями применяется их представление в виде таблицы истинности, где каждому набору входных переменных ставятся в соответствие значения выходных функций (табл. 13.1).

Таблица 13.1

Описание суммирующего узла.

Исходными данными для синтеза КЦУ служат их табличное описание и технические требования (электрические, эксплуатационные). Статические параметры комбинационных устройств определяются статическими параметрами входящих ЛЭ (значениями нулевых и единичных уровней напряжения, коэффициентами разветвления и объединения, напряжением переключения и т. п.). Логическая формула описывает работу комбинационного узла в статическом режиме и справедлива для всей части такта, за исключением интервалов переключения ЛЭ (переходных режимов).

Динамические параметры, например среднее время задержки на пути распространения сигнала, зависят от задержки в ЛЭ и числа последовательно соединенных элементов в цепочке. Различное число ЛЭ на путях прохождения сигналов приводит к отличающимся интервалам времени их распространения, называемым состязаниями («гонками»), которые могут привести к ошибочным срабатываниям элемента.

Синтез комбинационных узлов содержит несколько этапов:

• • логический, включающий составление таблицы истинности, получение и минимизацию логической формулы;
• • структурный, состоящий в построении структурной схемы при заданном элементном базисе;
• • схемотехнический, заключающийся в синтезе электрической схемы в соответствии со структурой.

При выполнении процедуры логического синтеза обычно используют формирование выражения в виде логической суммы произведений наборов всех переменных, на которых она принимает единичное значение, причем для переменных, входящих в набор с нулевым значением, берется их отрицание. Полученная логическая функция, называемая совершенной дизъюнктивной нормальной формой (СДНФ), как правило, содержит неинформативные (излишние) сочетания переменных, вследствие чего созданное устройство обладает аппаратной избыточностью. Поэтому ее предварительно упрощают, т. е. минимизируют число слагаемых и переменных в булевой функции. Минимизацию простых булевых функций производят алгебраически с применением правил алгебры логики (поглощения, склеивания, закона де Моргана) или графически с использованием карт Карно. Для сложных устройств сокращение логической функции выполняют регулярными методами, допускающими алгоритмизацию и применение ЭВМ.

Переход от логического выражения минимизированной СДНФ в полном логическом базисе к реализации в заданном базисе можно осуществить с помощью двойного отрицания полученного соотношения и применения правила де Моргана. В качестве примера рассмотрим построение суммирующего узла (полусумматора — HS) (рис. 13.2, а).

В полном логическом базисе выходной сигнал суммы s и переноса р описывается соотношениями s = АВ V АВ, р = А-В. Выполнение указанных преобразований приводит к выражениям.

позволяющим реализовать полусумматор в базисе И-НЕ (рис. 13.2, б).

Рис. 13.2. Обозначение полусумматора (а) и его реализация (б), полный сумматор (SM) (в) и его структура на полусумматорах (HS) (г) С помощью структурной схемы несложно вычислить параметры полусумматора: потребляемую мощность Р = 4Р_лэ и времена распространения сигналов t_s = 2? дэ; t_p = ?_лэ, где ?_Лэ >^{лэ —} соответственно время переключения и мощность потребления используемых ЛЭ.

Приведенная методика позволяет реализовать любое комбинационное устройство в основном или минимальном логическом базисе, например полный сумматор одноразрядных чисел (рис. 13.2, в), описываемый таблицей истинности (табл. 13.2), содержащей в качестве входных переменных слагаемые данного разряда Д, В_; и перенос из предыдущего разрядар^.

Таблица 13.2

Таблица истинности полного одноразрядного сумматора.

Выражения СДНФ суммы и переноса, составленные по единицам таблицы истинности, имеют вид.

Анализ показывает, что выражение суммы не содержит избыточных членов, выражение переноса можно сократить посредством операции склеивания последнего члена со всеми предыдущими, что в результате дает р, — = А • В_х V (Л V Bj). Полученные соотношения позволяют реализовать одноразрядный сумматор. Целесообразно синтезировать КЦУ (полный сумматор) с использованием блоков полусумматоров. Для этого произведем предварительные преобразования выражения суммы:

где s' — выходной сигнал полусумматора, описываемый логической операцией «сумма по модулю 2».

Преобразование выражения переноса дает соотношение.

Полученным выражениям соответствует простая структура сумматора на полусумматорах (рис. 13.2, г).

Комбинационные устройства, выполняющие различные операции преобразования цифровых сигналов (двоичное сложение, сравнение величин, контроль четности, кодирование и т. п.), реализуют в виде ИМС средней степени интеграции, а также включают в качестве блоков в состав БИС. Сложные устройства с требуемыми параметрами, как правило, строят на основе типовых серийных узлов.