Интегральные микросхемы с настраивамой структурой

Использование микроэлектронных ЦВУ в технических приложениях (электроизмерительных и управляющих приборах, средствах диагностирования оборудования и др.) требует разработки систем индивидуального применения. С этой точки зрения вычислительные модули можно условно разделить на группы универсальных (процессоры, запоминающие устройства, средства отображения и др.) и специализированных приборов.

С целью использования регулярных способов проектирования, а также уменьшения аппаратных затрат разработку специализированных устройств целесообразно выполнять на ограниченном наборе универсальных базовых схем высокой степени интеграции, к которым, например, относятся ИМС памяти. Так, комбинационное устройство можно реализовать, запрограммировав таблицу истинности в ПЗУ. Проектирование сложных устройств на сгандартных ЗУ с жесткой внутренней структурой, как правило, приводит к существенной аппаратной избыточности.

Один из подходов к созданию цифровых микросхем для конкретных приложений состоит в разработке уникального полностью специализированного устройства. Создание и изготовление ИМС с заданными характеристиками (Application Specific Integrated Circuit) связаны с очень большими затратами на этапах проектирования, контроля и подготовки технологического процесса производства. Такой подход экономически оправдан только при подготовке к выпуску крупных серий большого количества изделий.

Это обусловило создание универсальных микросхем, предназначенных для разработки изделий с индивидуальными свойствами, удовлетворяющими заданным требованиям. Противоречие между универсальностью серийно выпускаемых функционально завершенных ИМС и специализацией применяемых вычислительных средств было разрешено с помощью создания больших интегральных схем (БИС) с программируемой структурой.

Серийно производимая и недорогая ИМС, служащая универсальной заготовкой, превращается в специализированное изделие посредством программирования логической структуры на аппаратном уровне.

Стандартные заготовки ИМС имеют невысокую стоимость благодаря массовому производству. Производится множество типов стандартных заготовок (полуфабрикатов), отличающихся архитектурой, конструктивно-технологическими параметрами, сложностью и стоимостью. По типу элементной базы, способу получения заданного логического устройства и виду технологических процессов для изготовления окончательного изделия можно выделить следующие группы ИМС с настраиваемой структурой:

• • базовые матричные кристаллы (БМК), содержащие совокупность регулярно размещенных цифровых элементов, соединение которых осуществляют с использованием фотошаблонов;
• • программируемые логические интегральные схемы (ПЛИС), в которых межэлементные соединения формируются разработчиком устройства программным способом.

Базовый матричный кристалл содержит совокупность большого числа нескоммутированных компонентов (транзисторов) или логических элементов. Электрическая связь между элементами в соответствии с логической структурой реализуется путем создания пленочных металлических соединений с помощью индивидуально разработанных пользователем фотошаблонов. Различные виды фотошаблонов позволяют выпускать тысячи разнообразных устройств на основе единственной структуры заготовки. Соединение элементов БМК на кристалле в производственных условиях гарантирует их высокую надежность. Альтернативой изготовлению индивидуального функционального устройства в производственных условиях с использованием фотошаблонов является программирование межсоединений пользователем подобно РИЗУ.

Компонентный состав БМК определяет номенклатуру, функциональные возможности и параметры создаваемых устройств. В конструкции БМК можно выделить центральную область матрицы базовых ячеек (БЯ), занимающую основную площадь кристалла, и периферийную зону с буферными элементами и контактными площадками (рис. 15.12).

Между базовыми ячейками расположены области вертикальных и горизонтальных каналов трассировки, в пределах которых формируются соединительные проводники. В ряде случаев для повышения плотности упаковки элементов ячейки их размещают вплотную друг к другу (бесканальная структура) и трассировку осуществляют в соседних слоях металлизации. Многослойная система проводников применяется также для раздельного соединения компонентов в ячейках и формирования сигнальных линий между БЯ. В структуру матричного кристалла могут быть включены фиксированные контактные трассы в одном слое (шины электропитания и корпуса, цепи синхронизации и части сигнальных линий) и контактные окна, обеспечивающие выход фиксированных трасс в другой слой.

Типичная базовая ячейка содержит две пары дополняющих транзисторов, из которых с помощью необходимых соединений.

Рис. 15.12. Структура базового матричного кристалла можно получить логический элемент И-НЕ. Для реализации более сложных логических функций формируют функциональные ячейки (ФЯ). Внутренние ФЯ, дополненные буферными каскадами, образуют конструктивные (топологические) блоки, называемые стандартными библиотечными элементами. Библиотека этих элементов (ФЯ) задается при конструировании БМК.

Процедура проектирования специализированных ИМС на основе БМК, выполняемая с использованием программных средств автоматизированного проектирования, содержит ряд последовательных операций: выбор БМК на основании сведений о технических и информационных характеристиках; создание функциональной схемы устройства на базе библиотечных ФЯ; логическое и схемотехническое моделирование функциональной схемы; конструктивно-топологическое проектирование, т. е. размещение элементов и трассировка межсоединений.

При выборе типа БМК учитывают следующие параметры:

• • функциональные (число эквивалентных логических ячеек, тип и количество базовых и периферийных ячеек, число библиотечных ФЯ);
• • конструктивно-технологические (количество уровней металлизации и размеры проводников, тип корпуса и число выводов);
• • электрические (уровни напряжений и токов базовых и периферийных ячеек, потребляемая мощность, нагрузочная способность, среднее время задержки сигнала ФЯ и элементов ввода-вывода);
• • эксплуатационные (номенклатура напряжений электропитания, рассеиваемая мощность, диапазоны рабочих температур, устойчивость к внешним воздействиям).

Широкое распространение получили БМК, содержащие функционально завершенные узлы разной сложности: простейшие цифровые блоки на основе объединения нескольких ФЯ (мультиплексоры, регистры, счетчики, сумматоры); макроячейки (преобразователи кодов, таймеры, АЛУ); функционально завершенные узлы (ЗУ, малоразрядные микропроцессоры). Обычно в таких узлах присутствует набор вспомогательных периферийных элементов (специальные источники, входные и выходные трансляторы, буферные каскады и канальные усилители).

Развитие микроэлектроники способствовало созданию нового типа цифровых устройств — программируемых пользователем базовых матричных кристаллов, или Field Programmable Gate Array (FPGA). Эти ИМС предоставляют разработчику цифровой аппаратуры все преимущества стандартных БМК, добавляя при этом функциональную гибкость и сокращение сроков изготовления изделий. Перспективность этого направления развития элементной базы проектирования электронных систем привела к созданию и выпуску широкого спектра программируемых логических интегральных схем. Применение МДП-транзисторов с плавающим затвором, обладающих возможностью стирания и перезаписи информации, привело к развитию нового направления перепрограммируемых ПЛИС.

Первыми ИМС с программируемыми пользователем структурами были ПЗУ и программируемые логические матрицы (ПЛМ), или Programmable Logic Array (PLA). Принцип построения комбинационного устройства с использованием ПЛМ основан на записи логической функции у (х₂, Х, х₀) в виде СДНФ, т. е. суммы произведений входных пеоеменных, наппимео.

Рациональной с точки зрения использования площади кристалла является матричная структура, приводящая к реализации заданных логических функций в виде соединения двух подматриц, одна из которых запрограммирована для образования логических произведений, а вторая — для суммирования результатов перемножения. Конструкция ПЛМ содержит два коммутационных поля (систему горизонтальных и вертикальных шин), где в соответствии с логической функцией осуществляется соединение входов и выходов элементов при программировании (рис. 15.13).

Представленная организация позволяет трактовать ПЛМ как частный случай ППЗУ, реализующего минимизированную СДНФ, в которой на стадии проектирования устранена структурная избыточность.

Наряду с программируемыми логическими матрицами нашли применение структуры, называемые программируемой матричной логикой (ПМЛ), или Programmable Array Logic (PAL), имеющие программируемую матрицу И и фиксированную матрицу ИЛИ. Очевидно, что ПМЛ имеют ограничения при проектировании ло;

Рис. 15.13. Реализация логических функций с помощью ПЛМ гических устройств вследствие жестких (непрограммируемых) связей выходов элементов И с входами элементов ИЛИ. Они применяются в устройствах благодаря высокому быстродействию.

Для промежуточного хранения результатов в состав ПЛМ включают регистровое ЗУ (рис. 15.14).

Параметрами, описывающими структуру ПЛИС, принято считать количество k выходных функций, зависящих от / переменных при числе т реализуемых произведений. Сложность ПЛИС (ПЛМ и ПМЛ) аналогично ЗУ часто характеризуют информационной емкостью, т. е. числом ячеек, представляющих собой пересечение горизонтальных и вертикальных шин.

При разработке различных устройств важно, что ПЛИС обладает высокой гибкостью, обусловленной наличием разветвленной многоуровневой сети межсоединений, представляющих собой набор линий связи, коммутируемых с помощью программируемой матрицы соединений (Programmable Interconnect Array).

Распространенной структурой ПЛИС продолжает оставаться простая архитектура программируемых логических устройств, или Simple Programmable Logic Devices (SPLD), характеризуемая малым временем задержки, низкой стоимостью и простотой разработки устройств. Структура SPLD включает несколько блоков ПМЛ, содержащих программируемый массив И, фиксированный массив ИЛИ, которые связаны между собой через центральную матрицу переключений (теневое ЗУ). Такая конфигурация обеспечивает одинаковое время задержки распространения сигнала вне зависимости от маршрута распространения. Микросхемы SPLD имеют множество разновидностей, различающихся информационной емкостью С, числом триггеров п, средним временем задержки на элемент 1_Лр, потреблением Р.

Другую конфигурацию ПЛИС, называемую программируемой вентильной матрицей (ПВМ), относят к структуре сложных программируемых устройств, или Complex Programmable Logic Devices (CPLD), основными особенностями которой являются регулярность структуры в сочетании с большой гибкостью при построении.

Рис. 15.14. Архитектура ПЛМ с внутренним ЗУ.

Рис. 15.15. Структура кристалла (а) и конфигурируемою логического блока (б).

устройств. Кристаллы содержат матрицу конфигурируемых логических блоков (КЛБ), которая окружена программируемыми блоками ввода-вывода (БВВ). Все соединения между основными элементами осуществляются с помощью программируемой матрицы главных соединений, представляющей собой теневое ЗУ, т. е. совокупность программируемых быстродействующих переключателей, расположенных на пересечении линий связи (рис. 15.15, а).

Конфигурируемый логический блок содержит функциональный логический генератор (ФЛЭ), позволяющий реализовать логическую функцию четырех переменных Х->" Х₂> -Хф Х₍₎; комбинационное устройство управления и организации внутренних коммутаций; элемент памяти на базе D-триггера (рис. 15.15, в).

Модификации микросхем КЛБ могут иметь логические схемы ускоренного переноса для обеспечения выполнения арифметических операций, а также выходную логическую схему, управляющую режимами работы. С целью расширения возможностей трассировки каждый КЛБ окружен локальными линиями связи для осуществления соединений с шинами главных трассировочных матриц. Логическая структура CPLD хранится во внутренних запоминающих элементах (теневом ЗУ). Специальные схемы на кристалле обеспечивают автоматическую загрузку информации о конфигурации и ее электрическое перепрограммирование.

Существенное увеличение информационной емкости ПЛИС позволило разместить на ней ядро микропроцессора, память, логическую часть и различные обслуживающие устройства (таймеры, УВВ и др.), т. е. создать на этой основе вычислительные системы на кристалле (System on Chip).