Ядра процессоров. 
Электроника и схемотехника

Основу СнПК составляют три цифровых блока: процессор, намять и логика, что при цифровой обработке информации исключает применение отдельных ИС и реализацию интерфейсов связи между ними. Идеология проектирования основана на повторном использовании СФ-блоков, среди которых ведущая роль принадлежит системообразующим процессорным ядрам. Рассмотрим особенности softи hard-ядер процессоров, разработкой которых занимаются многие фирмы.

Soft-ядра процессоров. Их особенность состоит в большой функциональной гибкости и высокой степени перестраиваемости. Компания Altera для своих СнПК выпускает процессорные so/f-ядра семейства Nios для работы в режиме реального времени, который требует высокой производительности процессора, т. е. быстрого получения результата и быстрых переключений между задачами в ходе их решения. Этим требованиям отвечают гарвардская архитектура и сокращенный набор простых команд (Л/б'С-архитсктура). Именно такие решения используют для процессоров серии Nios и для процессорных ядер большинства других фирм.

Для so/i-ядер процессоров специфичны большая функциональная гибкость и высокая степень перестраиваемости. Для расширяемости ядра в блоке ALU выполняются арифметические, логические и другие операции, входящие в систему команд процессора. Кроме того, входные переменные подаются на аппаратный блок собственной разработки проектировщика (блок заказной логики). С помощью этого блока можно ускорить выполнение критичных по времени фрагментов программы, добавив к системе команд свои заказные команды, соответствующие быстрой аппаратной реализации выбранных фрагментов. Благодаря перестраиваемости можно нс только добавлять для системы новые функции, но и удалять ненужные в данном проекте, достигая тем самым снижения стоимости кристалла, повышения его производительности. Следовательно, можно создавать свою конфигурацию ядра для каждого нового проекта. Перестраиваемость ядра проявляется также в возможности изменять назначение его выводов. Например, в ядрах серии Nios выводы адреса и данных для работы с внешней памятью SDRAM можно размещать на любой стороне кристалла.

Важной особенностью конфигурируемых so/i-ядер является возможность изменения набора (состава) периферийных устройств, разделяемых:

• • на стандартные устройства, работающие непосредственно с процессорным ядром. К ним относятся универсальный асинхронный приемопередатчик UART, таймеры, порты параллельного ввода/вывода, интерфейс с различными видами памяти (SRAM, флеш), последовательный интерфейс SPI, схемы широтно-импульсных модуляторов, контроллеры дисковой памяти и др.;
• • заказные устройства, которые создаются проектировщиком для выполнения специфических функций. Эти устройства ускоряют решение задач и, кроме того, освобождают время процессора для обработки данных параллельно с работой аппаратных средств.

Для микросхем FPGA фирмой Xilinx разработаны процессорные ядра:

• • ядро Microblaze, представляющее собой 32-разрядный RISC- процессор гарвардской архитектуры. Процессор ориентирован на различные применения в сетевой аппаратуре и телекоммуникациях, поэтому располагает обширным набором периферийных устройств и высокопроизводительными шинами для соединения ядра с другими блоками микросхемы;
• • ядро Picoblaze, используемое как быстродействующий 8-разрядный процессор, сочетающий высокое быстродействие с энергетической экономичностью.

Для совместной работы с процессорами созданы so/i-ядра периферийных устройств (арбитров, UART, контроллеров прерываний И др.).

Hard-ядра процессоров. В первых СнПК использовались 8-разрядные С/5С-процессоры, позднее стали применять 32-разрядные ядра. Hard-ядра занимают на кристалле площадь порядка 1,0—2,0 мм², их рабочие частоты достигают 500 МГц и более, имеют малое потребление мощности, большинство команд выполняется за один такт. В состав ядер входят 5-ступенчатые конвейеры и 2—3 исполнительных устройства. Для повышения быстродействия ядра используется кэширование памяти. Стандартность архитектур hard-ядер позволяет применять для них имеющиеся инструменты и средства проектирования, что снижает трудоемкость разработок и уменьшает время выхода продукции на рынок. В настоящее время hard-яц- ра реализуются в широком диапазоне сложности, стоимости и других параметров. Применяются как специально разработанные ядра, так и заимствованные из числа имевшихся микропроцессоров и микроконтроллеров. Среди 8-разрядных популярны ядра Intel 8051 (С75С-процессор с полным набором команд), AVR (фирма Atmel), М8С (фирма Cypress Microsystems). Среди 32-разрядных процессорных ядер наиболее известны ARM (ARM Holdings), PowerPC (IBM и др.), MIPS (MIPS Technology), ARC и Tensilica [83].

Системы на программируемом кристалле высшей сложности. Большинство таких систем строят на микросхемах FPGA с триггерной памятью конфигурации, выпускаемых фирмами Altera (серия Stratix) и Xilinx (серия Virtex), и лишь незначительная часть на FPGA с перемычками и флеш-ключами фирмы Actel. Микросхемы серий Stratix и Virtex соответствуют примерно одному техническому уровню и ориентированы главным образом на телекоммуникации, сетевые приложения, обработку изображении и речи и другие мультимедийные задачи. Чтобы иметь общее представление о возможностях, которые обеспечивают FPGA при создании сложных СнПК, рассмотрим семейство микросхем Stratix-А [83], обладающее расширенными ресурсами (рис. 12.34).

Микросхемы выполнены по топологической норме 40 нм. В их состав входят:

• • адаптивные логические модули {adaptive logic module — ALM), представляющие собой табличные преобразователи (LUT-блоки), сумматоры, логические расширения и триггеры. Модули ALM при компиляции проекта средствами САПР автоматически конфигурируются соответственно одному из пяти возможных режимов. В каждом режиме ресурсы модуля используются различно;
• • блоки быстродействующей памяти MLAB, Мд К и МХААК, обеспечивающие трехуровневую иерархию памяти. Блоки MLAB с емкостью 640 бит служат для построения регистров сдвига, небольших буферов FIFO, линий задержки в схемах фильтров и т.и. Блоки М9К с емкостью 9216 бит являются блоками общего назначения. Блоки МХААК имеют емкость 147 456 бит, они предназначены для хранения программ, видеоданных и т. п. Память работает на частотах до 600 МГц. Все блоки независимо конфигурируются как одноили двухпортовое RAM, FIFO, ROM или сдвигающий регистр;

Рис. 1234. Размещение ресурсов на кристалле микросхемы Stratix-A

• • блоки ввода/вывода, поддерживают более 40 стандартов, в том числе интерфейс с последовательными линиями передач высокого быстродействия (peripheral component interconnect — PCI Express) и наиболее производительные интерфейсы DDR SDRAM (частота — 200 МГц, скорость передачи — 400 Мбит/с), DDR2 ЛМ и DDR’S SDRAM (частота — 400 МГц, скорость передачи — 800 Мбит/с), QDR2 (частота — 350 МГц, скорость передачи — 1400 Мбит/с), RLDRAM2 (частота — 400 МГц, скорость передачи — 800 Мбиг/с);
• • средства управления тактированием {DLL, PLL). Микросхемы семейства имеют до 16 глобальных, до 88 региональных цепей тактирования с быстродействием до 800 МГц и от 112 до 132 периферийных цепей тактирования;
• • другие средства, к которым следует отнести блоки цифровой обработки сигналов (DSP), дуплексные каналы (до 130) со скоростью передачи 1,25 Гбит/с, средства программируемой компенсации задержек сигналов из-за различной длины трасс их передач, средства шифрования битовых потоков конфигурирования по стандарту AES с длиной ключа 256 бит.

К особенностям микросхем серии Stratix-4 следует отнести технологию программируемой мощности {programmable power technology — РРТ), которая обеспечивает высшее быстродействие и одновременно минимально возможное потребление мощности. Ее суть состоит в ранжировании блоков (логических, памяти, цифровой обработки сигналов и др.) по потребляемой мощности и скорости. Для минимизации мощности, потребляемой каждым блоком, средства проектирования Quartus II автоматически оценивают их требуемую произвольность. С этой целью сначала устанавливаются режимы малой мощности, а затем блоки критических по времени путей переводятся в режим высокой скорости.

Основные характеристики микросхем Stratix-АЕ приведены в табл. 12.4.

Таблица 12.4