Логический переменный преобразователь

Исходные данные

Таблица 1.

Задание Разработать принципиальную схему комбинационного логического устройства с четырьмя входами a, b, c и d, обеспечивающего на выходе заданную полностью определенную функцию F (a, b, c, d) алгебры логики (ФАЛ) согласно таблице 1.

Рассмотреть два варианта реализации на базе серии микросхем:

• 1) реализация на логических элементах 2И-НЕ;
• 2) реализация на мультиплексорах.

В обоих случаях количество корпусов микросхем должно быть минимальным. Сравнить полученные схемы по току потребления и времени задержки распространения сигнала.

Решение.

1. Минимизация ФАЛ

Пусть ФАЛ КЛУ задана в виде последовательности десятичных чисел:

(1).

Таким образом, для ФАЛ (1) получаем следующую таблицу истинности.

Получим алгебраическое выражение ФАЛ в совершенной дизъюнк-тивной нормальной форме (СДНФ) на основе таблицы истинности. Для этого нужно записать ФАЛ в виде суммы логических произведений входных переменных, соответствующих тем кодовым комбинациям, при которых ФАЛ равна единице. Логические переменные входят в эти произведения с инверсией или без нее в зависимости от того, чему равна конкретная переменная, нулю или единице. В рассматриваемом случае по таблице получим.

(2).

Черта сверху обозначает инверсию значения переменной (логическое отрицание). принципиальный мультиплексор комбинационный логика Итак, выражения (1), (2) и таблица истинности описывают в разных формах одну и ту же ФАЛ. Выражение (1) наиболее компактно, однако оно не является алгебраическим. Выражение (2) соответствует алгебре логики, но имеет громоздкий вид (особенно при большом количестве входных переменных) и требует логических вычислений при необходимости определения конкретных значений ФАЛ. Таблица истинности непосредственно задает эти значения, но форма записи наиболее громоздкая.

Для синтеза КЛУ может использоваться любая форма записи, но предварительно необходимо минимизировать ФАЛ, чтобы КЛУ получилось наиболее простым. Можно преобразовать (2) с помощью теорем алгебры логики, но этот подход чреват ошибками.

На практике обычно применяется так называемая диаграмма Вейча (или карта Карно), представляющая собой своеобразную форму таблицы истинности. Один из вариантов диаграммы Вейча для рассматриваемой ФАЛ показан на рисунке 1.

Рисунок 1 — Диаграмма Вейчера

Это прямоугольная таблица, в которой число клеток равно количеству возможных кодовых комбинаций.

Таким образом, окончательно минимизированная ФАЛ имеет вид:

(3).

Полученное выражение является основой для синтеза схемы заданного устройства. Для реализации на логических элементах 2И-НЕ‚ как это требуется по условию задачи, выражение (З) может быть преобразовано с помощью процедур двойного отрицания и применения правила Де-Моргана.

• 1. Схемная реализация КЛУ в базисе 2И-НЕ
• 1.1 Автоматический синтез схем

В EWB имеется специальный «виртуальный» прибор Logic Converter (Логический преобразователь), преобразующий таблицу истинности в ФАЛ типа (2) и обратно, а также осуществляющий минимизацию ФАЛ. После этого можно автоматически синтезировать схему либо в базисе основных логических операций (И, ИЛИ, НЕ), либо в базисе 2И-НЕ. Можно выполнять и обратные операции, т. е. получать таблицы истинности и ФАЛ готовых схем. Максимальное количество логических переменных преобразователя равно восьми, что эквивалентно 2⁸ = 256 кодовым комбинациям.

Рисунок 2 — ФАЛ в виде СДНФ (штрихи около символов означают инверсию) результат совпадает с примером 2.

Рисунок 3 — минимизированный ФАЛ совпадает с (3).

Рисунок 4 — Схема КЛУ, рализующая ФАЛ (3) в базисе 2И-НЕ.

1.2 Проверка функционирования схемы

Проверим функционирование полученной схемы путем подачи на вход кодовых комбинаций из таблицы истинности. Используем схемы параллельных ключей для обеспечения сигналов положительной логики, соответствующих высокому (логическая единица) и низкому (логический нуль) уровням напряжения.

Рисунок 5 — Состояние Логических пробников при 13-й кодовой комбинации.

1.3 Определение быстродействия

Как известно, изменение состояния реальных логических элементов не происходит мгновенно, что ограничивает их быстродействие. Причиной этого являются переходные процессы, возникающие при переключении транзисторов и перезарядке паразитных емкостей. Быстродействие характеризуется двумя параметрами: средним временем задержки распространения импульса (или сигнала) t_зр.ср и максимальной рабочей частотой F_макс. При превышении F_макс нарушается логика работы элемента, появляются ложные нули и единицы, т. е. теряется работоспособность.

Все сказанное распространяется и на КЛУ, состоящее из большого числа логических элементов. При этом под t_зр.ср понимают суммарную задержку, возникающую в самой длинной цепи между входом и выходом. Эту цепь достаточно просто определить непосредственно по схеме, двигаясь от выхода к входу.

Рисунок 6 — Визуализация функционирования самой длиной цепи.

Перебирая все возможные комбинации сигналов а, b, с, выясняем, при какой из них переключение ключа b приводит к изменению свечения рядов пробников. В рассматриваемом случае это имеет место при, а = 1, b = 0, с = 0 (см. рисунок 6) Если ключ D разомкнуть, то нижний ряд пробников погаснет, а верхний засветится.

Рисунок 7 — Входной (внизу) и выходной (вверху) сигналы КЛУ при частоте 100 кГц.

Установим частоту 100 кГц. Результат показан на рисунке 7. Запаздывание равно 201 нс, что составляет 5,5% периода. При частоте 200 кГц запаздывание составляет 10%. Поэтому принимаем F_макс = 200 кГц в соответствии с указанным выше критерием для F_макс.

1.4 Определение потребляемого тока

По условию количество корпусов микросхем должно быть минимальным. В связи с этим необходимо проанализировать состав заданной серии на предмет наличия микросхемы, содержащей наибольшее число элементов 2И-НЕ. В составе серии К561 имеется микросхема К561ЛА7, содержащая 4 элемента 2И-НЕ с общим питанием.

Потребляемый ток в статическом режиме составляет 0,5 мкА на корпус. Рассматриваемое КЛУ содержит 22 элемента 2И-НЕ. Следовательно, необходимо 6 корпусов, причем два элемента одного из них будут не задействованы. Таким образом, ток потребления КЛУ в статическом режиме составляет 3 мкА.

• 2. Схемная реализация КЛУ на мультиплексоре
• 2.1 Получение остаточной ФАЛ

Поскольку 3-канальньтй мультиплексор имеет 3 адресных входа, а реализуемое КЛУ 4 входа, то одна из входных переменных КЛУ переносится в сигналы настройки. В качестве переносимой переменной используется та, которая входит в минимизированную ФАЛ (3) наименьшее число раз, т. е. С или d. Выбираем C. Тогда остаточная ФАЛ будет зависеть только от а, b, d.

Используя простейшие теоремы алгебры логики, составим таблицу истинности для остаточной ФАЛ.

Таблица 2.

2.2 Проверка функционирования

Для проверки функционирования в ЕЩЕ используем общий компонент «восьмиканальный мультиплексор» (Оепегйс 1−01−8 МПХ) из раздела библиотеки компонентов Digital подраздел MUX (Multiplexers)/ Установим для этого компонента модель 4000₉/ из библиотеки СМОS.

Рисунок 8 — Схема для проверки функционирования КЛУ на мультиплексоре: показано состояние логических пробников при 13-й кодовой комбинации.

Запаздывание составляет 15% (50 нс) на частоте 1,5 МГЦ. Поэтому принимаем F_макс = 2 МГц. Сравнение с результатом показывает, что КЛУ на мультиплексоре может работать в 10 раз быстрее схемы на элементах 2И-НЕ.

Потребляемый ток в статическом режиме составляет 1 мкА, что в три раза меньше схемы на элементах 2И-НЕ.

3. Сравнительный анализ схемных реализаций КЛУ

Из вышеизложенного можно сделать заключение о преимуществе схемной реализации КЛУ на мультиплексоре по сравнению с реализацией на элементах 2И-НЕ в рамках одной серии микросхем, поскольку схема на мультиплексоре:

• 1) обладает большим быстродействием;
• 2) потребляет меньший ток;
• 3) требуется меньшее число корпусов;
• 4) является универсальной, т.к. достаточно просто может быть настроена на реализацию другой ФАЛ;
• 5) проще синтезируется.

Вывод Преимуществом схемы на элементах 2И-НЕ является однотипность состаляющих ее простейших компонентов. Это позволяет реализовать КЛУ на более современных микросхемах — базовых матричных кристаллах — разновидности программируемых логических интегральных схем. Неиспользуемые входы можно присоединить к выходу инвертирующего элемента, входы которого подсоединяются к общему проводу. Неиспользуемые входы можно присоединить к источнику питания через резистор для одних серий (количество одновременно подключаемых входов к одному резистору и величина этого сопротивления регламентируются соответствующими инструкциями) или непосредственно к питанию для других.