Особенности моделирования кодирующих устройств циклических кодов

Построим моделирующую схему для функциональной схемы КУ приведенного на рис. 9. Начнем с того, что нам необходимо преобразовать параллельный код, поступающий от WG, а именно младшие четыре разряда, в последовательный код. Для этого используем четырехразрядный регистр сдвига (рис. 15), который способен обрабатывать данные в одном из следующих режимов: последовательный и параллельный ввод и вывод данных, сдвиг влево, сдвиг вправо. По приходу каждого тактового импульса на вход регистра выполняется операция над данными, определенная состоянием управляющих входов S0 и S1.Таблица. Установки режимов. S0S1Операция00Хранение01Сдвиг вправо10Сдвиг влево11Параллельная загрузка

Таблица. Таблица функционирования четырехразрядного регистра

ВходыВыходыданных

СбросРежим

ПоследовательныеПараллельныеCLRS1S0CLKSLSRАВСDQAQBQCQD0xxxхххххх00001xx0ххххххQA0QB0QC0QD0111

Тххаbсdаbсd101Tх1хххх1QANQBNQCN101Tх0хххх0QANQBNQCN110T1хххххQBNQCNQDN1110T0хххххQBNQCNQDN0100TххххххQA0QB0QC0QD0Т — положительный перепад тактового импульса; а, b, с, d — состояния на входахA, B, C или D соответственно; QA0, QB0, QC0, QD0 — текущее состояние соответствующих выходов; QAN. QBN, QCN, QDN — предыдущее состояние соответствующих выходов.Рис.. Преобразователь параллельного кода в последовательный

На параллельные входы A, B, C, Dрегистра подадим код поступающий от WG. На вход сброса регистра CLRподадим «1», сбрасывать регистр не понадобится, так как на последовательные входы SR, SLподадим «0». При сдвиге данных, регистр будет заполняться «0». На вход выбора режима S0 подадим «1», так как регистр должен выполнять только 2 операции сдвиг влево и параллельную загрузку данных. Переключать эти операции будем подачей на вход S1 соответственно «0» и «1».

Для выполнения операции кодирования необходимо 7 тактов непосредственно для кодирования информационных символов и 1 такт для загрузки данных. Подсчетом тактовых импульсов будет заниматься (рис. 16) двоичный четырехразрядный счетчик с двумя входами синхронизации и четырьмя выходами. Чтобы использовать счетчик по максимальной длине счета, генератор тактовых импульсов подключают к входу синхронизации CLKA и соединяют выход A со входом синхронизации CLKB. Суммирование производится по отрицательному фронту импульса на счетном входе. Для сброса счетчика в 0 на входы R01 и R02 подают уровень логической"1″.

Рис.. Счетчик тактовых импульсов

Счетчик отсчитывает 8 импульсов и при появлении на его выходах двоичной комбинации 1000 (десятичное 8), происходит сброс счетчика. Для сброса выход D, там где появляется логическая «1» подан на входы R01 и R02. Элемент 4ИЛИ-НЕ реализует логическую функцию управляющую регистром сдвига на рис. 15. То есть пока на хотя бы на одном выходе счетчика есть «1», регистр сдвига выполняет операцию сдвиг данных влево, на входе S1 регистра поступает «0». Как только счетчик сбрасывается в «0», на всех выходах устанавливается значение логического «0», регистр переводится в режим параллельной загрузки. Инвертор (элемент НЕ) на рис. 16 реализует логическую функцию, которая управляет ключом (элемент 2И), который в свою очередь подключает тактовые импульсы к КУ. Выходы счетчика A, B, C подключены ко входам дешифратора 3×8 (рис. 17), который формирует разрешающие сигналы для первых 4-х тактов и для последних 3-х тактов.Рис.. Схема включения дешифратора 3×8С выхода QD регистра сдвига на рис.

15 информационные символы последовательно поступают на вход КУ (рис. 18), которое построено на синхронных D-триггерах.ЦК с выхода КУ поступает на регистр с последовательным входом (рис. 19), который преобразует последовательный код в параллельный в соответствии с таблицей 4. Кодовая последовательность с выхода КУ подается на входы Aи Bрегистра. По сигналу синхроимпульса от ГТИ регистр сдвигает содержащиеся в нем данные и дописывает новый поступивший символ.Таблица. Таблица функционирования регистра

ВходыВыходыCLRCLKABQAQB…QH0XXX0001T0X0QANQGN1TX00QANQGN1T111QANQGNТ — положительный перепад тактового импульса;QAN. QBN,…, QHN — предыдущее состояние соответствующих выходов.Рис.. Схема КУВыходы регистра подключены к LA. До начала первого такта входной регистр находится в режиме загрузки данных, так как на выходах счетчика выставлена двоичная комбинация 0000

По переднему фронту синхроимпульса регистр загружает данные из WG. В выходном регистре 0. В следующие 4 такта информационные символы поступают на выход (в выходной регистр) и в КУ для получения остатка от деления. В оставшиеся 3 такта остаток от деления поступает на выход (в выходной регистр).Рис. .Сброс выходного регистра осуществляется одновременно со сбросом счетчика. Кодирование одной последовательности символов осуществляется за один шаг WG. Для этого частота ГТИ настроена в 8 раз больше (8 Гц).На рис. 21−25 представлены диаграммы выходов выходного регистра, которые соответствую пяти информационным комбинациям 0001, 0010, 0100, 0110, 1000

Рис.. Схема для моделирования КУРис.. Диаграмма выхода КУ после 2го шага

Рис.. Диаграмма выхода КУ после 3го шага

Рис.. Диаграмма выхода КУ после 5го шага

Рис.. Диаграмма выхода КУ после 7го шага

Рис.. Диаграмма выхода КУ после 9го шага

Моделирующая схема для функциональной схемы КУ приведенного на рис. 10. построена аналогично схеме на рис. 9. Отличия содержатся в следующих функциональных узлах. Схема сброса счетчика реализует функцию. То есть счетчик сбрасывается при наличии на выходах двоичной комбинации 1100 (десятичное 12).Рис.. Счетчик тактовых импульсов

Управление тактовыми импульсами построено так же как и в предыдущей схеме. ГТИ имеет частоту следования импульсов в 12 раз большую, чем внутренняя частота WG.Рис.. Дешифратор 4×16Для выделения первых четырех и следующих 7 тактовых импульсов используется дешифратор 4×16 (рис.

27). Его выходы с 1 по 4 и с 5 по 11 объединены по ИЛИ и поданы на управляющие ключи (рис. 28).Рис.. Схема КУВ схеме КУ (рис.

28) ключи управления подачей информационных символов и вычисления остатка находятся на входе СР. Выходной регистр включен, как и в предыдущей схеме. На рис. 30−34 представлены диаграммы выходов выходного регистра, которые соответствую пяти информационным комбинациям 0001, 0010, 0100, 0110, 1000

Рис.. Схема моделирования КУРис.. Диаграмма выхода КУ после 2го шага

Рис.. Диаграмма выхода КУ после 3го шага

Рис.. Диаграмма выхода КУ после 5го шага

Рис. .Диаграмма выхода КУ после 7го шага

Рис. .Диаграмма выхода КУ после 9го шага

Сравнительный анализ кодирующих устройств

Проведем анализ КУ, структура которого изображена на рис. 7, а функциональная схема на рис. 8, с точки зрения аппаратных затрат при построении схем кодирования циклических кодов с одинаковым кодовым расстояниемd = 3, но основанных на разных образующих полиномах.Таблица. Анализируемые коды

Общая длина кода

Число информационных символов

Образующий полином74 951 511

Произведем подсчет числа логических элементов и числа интегральных микросхем (ИМС) серии 155. Число ячеек в сдвигающем регистре устройства вычисления остатка, равно степени образующего полинома, а число сумматоров на единицу меньше, чем число ненулевых элементов образующего полинома.Таблица. Устройство

ЦК [7,4]ЦК [9,5]ЦК [15,11]Сумматор (по модулю 2)2/12/12/1D-триггер3/24/24/2Элемент И3/13/13/1Элемент ИЛИ3/33/34/3Дешифратор1/11/11/1Счетчик1/11/11/1Всего элементов/корпусов ИМС13/914/915/9 В ключе, для ЦК [7,4] (рис. 7) используется 3 элемента 2И, и один элемент 2ИЛИ. В схеме управления 2 элемента ИЛИ 3-х и 4-хвходовые. Для ЦК [9,5] в схеме управления 2 элемента ИЛИ 8-х и 4-хвходовые. Для ЦК [15,11] в схеме управления 3 элемента ИЛИ: один 8-ми и два 4-хвходовых.Составим аналогичную таблицу для кодера, функциональная схема которого приведена на рис. 11. Число ячеек в сдвигающем регистре устройства вычисления остатка, равно количеству информационных символов k, а число сумматоров на единицу меньше, чем число ненулевых элементов образующего полинома. Таблица .Устройство

ЦК [7,4]ЦК [9,5]ЦК [15,11]Сумматор (по модулю 2)2/12/12/1D-триггер4/25/311/6Элемент И3/13/13/1Элемент ИЛИ3/33/35/3Дешифратор1/11/12/2Счетчик1/11/12/1Всего элементов/корпусов ИМС14/915/1023/14Сравнивая данные таблиц 6 и 7 можно сделать вывод о том, что аппаратные затраты схемы с использованием проверочного полинома растут значительно быстрее, чем схемы на основе образующего. По итоговым строкам таблиц построим графики роста аппаратных затрат (рис. 35).Как видно из рис. 35, рост числа информационных символов, резко повышает аппаратные затраты кодеров построенных на проверочном полиноме. При увеличении числа информационных символов почти в 3 раза, аппаратные затраты увеличиваются более чем на 60%. В то время как в схеме с образующим полиномом рост составляет всего 15%. Другими словами аппаратные затраты при использовании проверочного полинома растут в 4 раза быстрее, чем при использовании образующего полинома.Рис.. Графики роста аппаратных затрат

Заключение

В ходе проделанной работы были рассмотрены математические основы построения циклических кодов, которые позволили определить следующие свойства ЦК.

1. Сумма разрешённых кодовых комбинаций ЦК образует разрешённую кодовую комбинацию2. Минимальное кодовое расстояние для ЦК определяется минимальным весом разрешённой кодовой комбинации:

3. Циклический код не обнаруживает только такие искажённые помехами кодовые комбинации, которые приводят к появлению на стороне приема других разрешенных комбинаций этого кода.

4. Значения проверочных элементов е для ЦК могут определяться путёмсуммирования по модулю 2 ряда определённых информационных символов кодовойкомбинации5. Умножение полинома на x приводит к сдвигу членов полинома на один разряд влево. Деление полинома на x приводит к соответствующему сдвигу членов полинома вправо. Анализ принципов построения кодирующих устройств позволил сделать следующие выводы:

1) Использование метода умножения полиномов приводит к получению неразделимых кодов, что усложняет их последующее декодирование. Поэтому операция умножения редко используется в устройствах формирования и обработки ЦК.2) Метод деления на порождающий полином позволяет получить разделимый код на выходе КУ.3) При делении в КУ исходной кодовой комбинации на генераторный многочлен

ЦК также получается разделимым, но в СР требуется использовать не m, а k разрядов, которых, как правило, больше. Рассматривая особенности моделирования кодирующих устройств в ElectronicsWorkBench мы пришли к следующим выводам. Построение моделирующих схем для КУ основанных на методе деления полиномов, строится по общим принципам, и основные отличия заключаются построении узлов коммутации тактовых импульсов, точкой ввода информационной последовательности. Также следует отметить при моделировании в ElectronicsWorkBench необходимость преобразования параллельного кода в последовательный. Список использованной литературы

Березкин Е. Ф. Основы теории информации и кодирования: Учебное посоие. — М.: НИЯУ МИФИ, 2010. -

312 с. Блейхут Р. Теория и практика кодов, контролирующих ошибки: Пер. с англ. — М.: Мир, 1986. -

576 с. Колесник В. Д., Мирончиков Е. Т. Декодирование циклических кодов. — М.: Издательство «Связь», 1968. — 251 с. Королев А. И. Коды и устройства помехоустойчивого кодирования информации.

— Мн.: Бестпринт, 2002. — 286 с. Телемеханика: учебное пособие / В. Н. Тутевич; М-во высшего и среднего специального образования СССР. ;

2-е изд., перераб. и доп. — М.: Высшая школа, 1985. — 423 с.