Расчёт елементів эмиттерно-связанной логике

року міністерство освіти Украины.

Харківський державний технічний університет радиоэлектроники.

КУРСОВОЙ ПРОЕКТ.

По курсу: «Аналогова і цифрова электроника».

На тему: «Розрахунок елемента эмиттерно-связанной логики».

Выполнил:

Керівник проекту: ст. грн. БТМАС 97−1.

Борзенков Б.І. Нагайченко М.В.

Харьков.

РЕФЕРАТ.

Курсової проект про розрахунку ЭСЛ: 18 з., 5 рис., 1 додаток, 4 источника.

Об'єкт розробки — елемент эмиттерно-связанной логики.

Мета роботи — навчитися застосовувати отримані знання на практике.

Цей елемент эмиттерно-связанной логіки (ЭСЛ) застосовується у апаратурі зібраної на інтегральних мікросхемах, і навіть в усій області апаратури, що використовує в обробці сигналів двоїчний код — логічний «0» і «1».

Цей елемент ЭСЛ споживає значно менше енергії, ніж аналогічні елементи інших типов.

Логічний елемент ЭСЛ ставати дедалі більше популярнішим, оскільки має високу швидкість обробки информации.

ЭМИТТЕРНО-СВЯЗАННАЯ ЛОГІКА, ІНТЕГРАЛЬНА МІКРОСХЕМА, ЭМИТТЕРНОЭМИТТЕРНАЯПОВ’ЯЗАНА ЛОГИКА, ПОЛУПРОВОДНИКОВАЯ ЦИФРОВА СХЕМА, ЛОГІЧНИЙ ЭЛЕМЕНТ.

Завдання курсове проектирование.

Реферат.

1. Вибір схеми логічного елемента ЭСЛ.

2. Розрахункова часть.

Выводы.

Список використовуваних источников.

Додаток А.

Схеми перших інтегральних елементів були такі ж, як із використанні дискретних компонентів. Однак уже незабаром знайшли нові можливості інтегральної техніки, дозволяють створювати схеми з дуже вигідними параметрами на цілком нових засадах. З’явилися різноманітні ряди інтегральних цифрових схем, з яких час найбільш распространён ряд ТТЛ (транзисторно-транзисторные логічні схеми), а систем з великим швидкодією найбільш перспективний ряд ЭСЛ (логічні схеми з эмиттерной связью).

Найінтенсивніше розвивалися як базові інтегральні схеми. Найбільш распространённые серії ЦИС доповнені час різними інтегральними субсистемами, наприклад счётчиками, регістрами, дешифраторами, випускаються інтегральні напівпровідникові запам’ятовуючі пристрої ёмкостью на кілька мільярдів біт і т.д.

У схемах ЭСЛ транзистори працюють поза області насичення, тому автоматично виключається затримка, викликана надмірними зарядами. Основним властивістю і гідністю схем ЭСЛ є невеличка затримка, розмір якої біля самісіньких останніх типів становить близько 0.01 нс. Принцип дії схем ЭСЛ — логічних схем з эмиттерной зв’язком — залежить від переключенні точно певного струму малими змінами управляючого напруги, порядку десятих вольта. Тому спочатку їх називали перемикачами струму і позначали CML і CSL. Ці схеми були добре відомі в системах на дискретних елементах, та у з великою кількістю необхідних транзисторів вони широке застосування тільки після впровадження інтегральної техніки. Послідовно було створено серії: ЭСЛІ, ЭСЛІІ, ЭСЛІІІ і Э2СЛ (ЭЭСЛ).

З появою транзистора в 1948 р. почалася епоха напівпровідникової цифровий технік, яка обумовила розвиток найрізноманітніших систем і пристроїв обробки інформації. Десь до 1970;х років у цих системах застосовувалися напівпровідникові цифрові схеми на дискретних і пасивних елементах. Проте за використанні цих схем у великих і складних системах трапилися величезні проблеми, що стосуються надёжности, економічності і максимального швидкодії. Вирішити ці проблеми дозволили нові відкриття і виробничі процеси в напівпровідникової техніці, результатом яких стала реалізація інтегральних схем.

ВИБІР СХЕМИ ЛОГІЧНОГО ЕЛЕМЕНТА ЭСЛ.

Модифікацію базового логічного елемента ЭСЛ умовно можна зарахувати до наступним группам:

1. З поліпшеними експлуатаційними характеристиками;

2. З збільшеними логічними возможностями;

3. Використовувані в схемах середньої та великої ступеня интеграции.

1. На малюнку 1.1 приведено схема з підвищеним напругою статичної помехоустойчивости [pic]. Це досягається рахунок збільшення логічного перепаду. Реалізація останнього здійснюється включенням эмиттерных повторювачів на вході і виході схеми ЭСЛ. Через війну логічний перепад у схемі зростає й стає рівним [pic], тоді як і схемою базового логічного елемента ЭСЛ становитиме [pic]. У цьому самою схемою величина [pic], а схемою базового логічного елемента [pic].

Знаходить застосування також елемент Э2СЛ (эмиттерно-эмиттерно-связанная логіка), що є частиною елемент, показаного малюнку 1.1 з виходами y4 і y3 (без вихідних эмиттерных повторювачів на транзисторах VT7, VT8). Зазначена схема елемента має певні переваги порівняно з схемою базового логічного елемента: вищу вхідний опір і, отже, Краз; еквівалентна вхідні ёмкость майже 2 рази менше; менше сумарна ёмкость коллекторного вузла і поза рахунок цього вище быстродействие.

Малюнок 1.1 — Елемент Э2СЛ.

2. Для збільшення логічних можливостей елемента ЭСЛ використовують різні схемотехнічні прийоми. На малюнку 1.2 виходи двох елементів (допускається більше двох виходів) об'єднані за прямими і инверсным виходам відповідно на навантажувальних резисторах. Для отримання логічного функції И-ИЛИ застосовують схему з коллекторным об'єднанням, малюнок 1.3. І тут прямі виходи двох елементів ЭСЛ об'єднують в одній коллекторной навантаженні. Щоб у своїй через подвійного струму не зросла вдвічі амплітуда напруження і, як наслідок, транзистори прямого плеча не опинилися у режимі насичення, передбачена спеціальна ланцюжок, що відводить надлишковий струм і що обмежує амплітуду напряжения.

Рисунок 1.2 — Схему з коллекторным объединением.

Малюнок 1.3 — И-ИЛИ элемент.

3. Специфічні вимоги схемотехники середній і більшою мірою інтеграції ЭСЛ — підвищення швидкодії та подальше зниження потужності споживання для складових елементів. Ці вимоги досить добре виконуються елементами МЭСЛ (малосигнальной эмиттерно-связанной логіки). На малюнку 1.4 приведено схема елемента МЭСЛ. У такій схемою напруга харчування Uип=2.3 У. Напруга логічного перепаду Uл=0.3.0.4 У; рівні напруг U0=-IкRк; U1=-[pic]Rк (Ік — струм нагрузки).

Завдяки зниження напруги харчування і виключенню эмиттерных повторювачів потужність споживання цієї схемою 3.5 разів менша, ніж у базовому елементі ЭСЛ. Типове значення середньої затримки поширення становить [pic]; при потужності Р= мВт робота перемикання Апер=5.10 пДж.

Недоліком елемента МЭСЛ — зниження помехоустойчивости і зменшення коефіцієнта розгалуження до Краз=4.5. Проте, попри зазначені недоліки, елемент МЭСЛ перспективний від використання в схемах БИС.

Рисунок 1.4 — схема елемента МЭСЛ.

РОЗРАХУНКОВА ЧАСТЬ.

Для розрахунку ЭСЛ скористаємося параметрами, взяті з частини курсового проекту «ЗАВДАННЯ». Логіка побудови ЭСЛ — позитивна. Малюнок схеми ЭСЛ приведено у додатку А, эпюры напруги вхідного сигналу наведено на малюнку 2.1.

Малюнок 2.1 — Эпюра напруги вхідного сигнала.

Приймаємо падіння напруги на відкритому p-n переході транзисторів (в тому числі транзистора навантаження) діодів однаковою, тобто. UбэТ=UбэТн=Uд=U*=0.7 В.

Розрахунок статичних параметров. pic] Під час розробки схем ЭСЛ слід принимать:

(Rк/Rэп)опт=0.2(0.4,.

(2.1).

де Rк — опір коллектора,.

Rэп — опір эмиттерного повторителя.

Вибираємо з (2.1) 0,3 і перетворюючи найдём:

Rэп=Rк/0,3.

(2.2) Для визначення опору резисторів джерела опорного напруги приймаємо такі отношения:

R4=(2(4)Rк; R5=Rк; R8=R3=R6=R7; і получим;

R3=Rэп; R4=3Rк; R5=Rк; R6=R7=Rэп; R8=Rэп. (2.3).

Подставим (2.2) і (2.3) в формулу:

[pic], (2.4).

де Краз — коефіцієнт поділу за входу;

Uоп — середнє між рівнем «1» і «0», рівний -1.2 У і з відомим значенням визначаємо Rк:

[pic][pic] підставляємо в (2.2) і получим:

[pic] З (2.1), (2.3) визначаємо значення опорів резисторов:

R1=708 Ом R3=2360 Ом R5=708 Ом R7=2360 Ом.

R2=708 Ом R4=2124 Ом R6=2360 Ом R8=2360 Ом Rб=50 кОм З формулы:

[pic], (2.5).

определяем вхідний струм логічного одиниці (через кожен відкритий эмиттерный перехід): [pic] З формулы:

[pic], (2.6).

Определить струм логічного «0» визначається опором Rб у ланцюги бази закритого транзистора.

[pic] З формулы:

[pic], (2.7).

определяем напруга порога переключения:

[pic] З формулы:

[pic], (2.8).

определяем ширину активної зоны:

[pic].

Из формулы:

[pic], (2.9).

определяем логічний перепад:

[pic] З формулы:

[pic][pic], (2.10).

определяем напруга статичної помехоустойчивости за рівнем «0» і «1».

[pic] З формулы:

[pic], (2.11).

определяем струм логічного частини елемента :[pic] З формулы:

[pic] (2.12) и.

[pic], (2.13).

определяем точки эмиттерных повторителей:

[pic].

[pic] З формулы:

[pic] (2.14) и.

[pic], (2.15).

определяем струм джерела опорного напряжения:

[pic].

[pic] З формулы:

[pic], (2.16).

определяем загальний струм, споживаний елементом може «0» і («1»):

[pic].

Из формулы:

[pic], (2.17).

определяем потужність споживаним логічного частиною элемента:

[pic][pic].

Из формулы:

[pic], (2.18).

определяем потужність эмиттерных повторителей:

[pic].

Из формулы:

[pic], (2.19).

определяем потужність споживану джерелом опорного напряжения:

[pic] З формули (2.17), (2.18), (2.19) определяемм сумарну потужність споживана елементом (однакова для стану «0» і «1»):

[pic].

Из формулы:

[pic], (2.20).

[pic], (2.21).

определяем і :

[pic].

[pic].

З формулы:

[pic], (2.22).

определяем вхідний опір елемента, коли на вході діє напруга логічного «0»:[pic].

Из формулы:

[pic], (2.23).

определяем вхідний опір елемента, коли з його вході діє напруга логічного «1»:[pic].

Из формулы:

[pic], (2.24).

определяем вхідний опір елемента, коли не вдома діє напруга логічного «0»:[pic] З формули (24) визначаємо вихідний опір елемента, коли не вдома діє напруга логічного «1»:[pic].

Розрахунок динамічних параметров Из формулы:

[pic], (2.25).

где fT — гранична частота посилення транзистора. При fT=11 МГц определяем:

[pic] З формулы:

[pic], (2.26) и.

[pic], (2.27).

де М — кількість транзисторів у схемі VT1(VT3, VT6; Ск — ёмкость коллекторных переходів транзисторів; Сп1 — паразитная ёмкость металевих сполук та ізоляції транзисторів і резистора R1; С2 — ёмкость не вдома транзистора VT6; У — статична значення коефіцієнта посилення транзистора VT6; Сп — ёмкость навантаження; Сп2 — паразитная ёмкость ізоляції резистора R6 і металевих сполук підключених до виходу схемы.

При М=4, Ск=2 пФ, Сп1= 1 пФ, Сн=30 пФ, Сп2= 2 пФ.

[pic].

[pic] З формулы:

[pic], (2.28).

[pic] З формулы:

[pic], (2.29).

[pic] З формулы:

[pic], (2.30).

определяем час спада:[pic] З формулы:

[pic], (2.31).

определяем час наростания потениала:[pic] З формулы:

[pic], (2.32).

определяем затримку при включении:[pic] З формулы:

[pic], (2.33).

определяем затримку при выключении:[pic] З формулы:

[pic], (2.34).

определяем середню затримку распространения:

[pic] З формулы:

[pic], (2.35).

определяем час переходу із стану «1» до стану «0»:[pic].

Из формулы:

[pic][pic],.

(2.36).

определяем час переходу із стану «0» до стану «2»:[pic] З формулы:

[pic], (2.37).

[pic].

Т.к. і [pic], той час затримки вимикання одно часу затримки включення: =[pic]=28,5 нс З формулы:

[pic], (2.38).

найдем роботу перемикання: [pic].

ВЫВОДЫ.

Метою даного курсового проекту була розробка логічного елемента эмиттерно-связанной логіки. У виборі схеми логічного елемента було зроблено короткий огляд існуючих схем серій ЭСЛ.

По заданим даним визначив основні статичні характеристики розроблюваної схеми. Розрахунок показав, що сьогодні середня споживана потужність вбирається у заданого значення. У цьому розділі визначив номінальні значення резисторів і конденсаторів, які у схемою. Це й дозволило розрахувати динамічні параметри схеми ЭСЛ.

СПИСОК ВИКОРИСТОВУВАНИХ ИСТОЧНИКОВ.

1. Соломатин М. М. Логічні елементи ЕОМ: Практ. посібник для вузів, 2-ге вид., перераб. І доп. — М .: Высш. шк., 1990.-160с. 2. Ушаков В. М. Основи радиоэлектрники і радіотехнічні устрою. Учеб.

Посібник для радіотехнічних вузів., — М.: Высш. шк., 1976.-424с. 3. Будинский І.В. Логічні ланцюзі у цифровий електроніці. — М.: Высш. шк.,.

1977.-323с. 4. ДСТУ 3008−95. — Видання офіційне.

ДОДАТОК А.

———————————- [pic].

[pic].

[pic].

[pic].

[pic].

[pic].

[pic].

[pic].

[pic].