1. Bardeen, J. A semiconductor triod / J. Bardeen, W. H. Brattein // Phys. Rev. — 1948. — Vol. 74. — P. 230.
2. Shockley, W. The theory of p-n junctions in semiconductors and p-n junction transistors / W. Shockley // Bell Syst. Techn. J. 1949. — Vol. 28. — P. 435.
3. Ebers, J.J. Large-signal behavior of junction transistors /J. J. Ebers, J. L. Moll // Proc. IRE. — 1954. — Vol. 42. — P. 1761−1772.
4. Kull, G. M. Unified circuit model for bipolar transistor including quasi-saturation effects/ G. M. Kull [and other] // IEEE Trans. — 1985. — Vol. — ED-32. — N06. — P. 1103−1113.
5. Π ΠΎΠΉΠ·ΠΈΠ½, H. M. ΠΠ°ΠΊΠΎΠΏΠ»Π΅Π½ΠΈΠ΅ ΠΈΠ·Π±ΡΡΠΎΡΠ½ΡΡ
Π½ΠΎΡΠΈΡΠ΅Π»Π΅ΠΉ Π·Π°ΡΡΠ΄Π° Π² Π΄ΡΠ΅ΠΉΡΠΎΠ²ΠΎΠΌ ΡΡΠ°Π½Π·ΠΈΡΡΠΎΡΠ΅ / Π. Π. Π ΠΎΠΉΠ·ΠΈΠ½, Π. Π. ΠΠ°ΡΠΊΠΎΠ²ΠΈΡ // ΠΠΎΠ»ΡΠΏΡΠΎΠ²ΠΎΠ΄Π½ΠΈΠΊΠΎΠ²ΡΠ΅ ΠΏΡΠΈΠ±ΠΎΡΡ ΠΈ ΠΈΡ
ΠΏΡΠΈΠΌΠ΅Π½Π΅Π½ΠΈΠ΅ ΠΏΠΎΠ΄ ΡΡΠ΄. Π―. Π. Π€Π΅Π΄ΠΎΡΠΎΠ²Π°. — Π.: Π‘ΠΎΠ². ΡΠ°Π΄ΠΈΠΎ, 1963. ΠΡΠΏ.10. — Π‘. 167—200.
6. Π‘ΡΠ°ΡΠΎΡΠ΅Π»ΡΡΠΊΠΈΠΉ, Π. Π. ΠΠΎΠ΄Π΅Π»ΠΈΡΠΎΠ²Π°Π½ΠΈΠ΅ ΠΊΠΎΠ»Π»Π΅ΠΊΡΠΎΡΠ½ΠΎΠΉ ΠΎΠ±Π»Π°ΡΡΠΈ Π±ΠΈΠΏΠΎΠ»ΡΡΠ½ΠΎΠ³ΠΎ ΡΡΠ°Π½Π·ΠΈΡΡΠΎΡΠ° // ΠΠΈΠΊΡΠΎΡΠ»Π΅ΠΊΡΡΠΎΠ½ΠΈΠΊΠ°. — 1998. — Π’. 27. — № 2.-Π‘. 125−133.
7. Early, J. Π. Effects of space-charge layer widening in junction transistors/J. M. Early // Proc. IRE. — 1952. — Vol. 40. — P. 1401.
8. Kirk, Π‘. T. A theory of transistor cutoff frequency (fr) fall-off at high current density / Π‘. T. Kirk // IEEE Trans. — 1962. — Vol. ED-9.-P.164.
9. Gummel, Π. Π. Π ΠΎΠΎΠΏ Π. Π‘. An integral charge control model of bipolar transistors / H. K. Gummel // Bell Syst. Techn. J. — 1970. — Vol. 49. — P. 827.
10. ΠΠΈ, Π‘. M. Π€ΠΈΠ·ΠΈΠΊΠ° ΠΏΠΎΠ»ΡΠΏΡΠΎΠ²ΠΎΠ΄Π½ΠΈΠΊΠΎΠ²ΡΡ
ΠΏΡΠΈΠ±ΠΎΡΠΎΠ². ΠΠ½.1 / Π‘. Π. ΠΠΈ; ΠΏΠ΅Ρ. Ρ Π°Π½Π³Π». — Π.: ΠΠΈΡ, 1984. — 456 Ρ.
11. ΠΠΎΡ
ΡΡΡΠΎΡ
, Π―. ΠΡΠΈΠ±ΠΎΡΡ ΠΈ ΡΡ
Π΅ΠΌΡ Π΄Π»Ρ Π‘ΠΠΠ‘ Π½Π° Π±ΠΈΠΏΠΎΠ»ΡΡΠ½ΡΡ
ΡΡΠ°Π½Π·ΠΈΡΡΠΎΡΠ°Ρ
/ Π―. ΠΠΎΡ
ΡΡΡΠΎΡ
// Π’ΠΠΠΠ . — 1981. Π’. 69. — № 7. — Π‘. 47−62.
12. Peltrer, Π . Isolation method strinks bipolar cells for fast, dens memories / P. Peltrer // Electronics. — 1981. — Vol. 44. — № 5. — P. 52−55.
13. Akasaka, J. Higher speed bipolar process with fall implantation and self-aligned contact structure / J. Akasaka // IEEE IEDM. Dig. Techn. Papers. — 1978. — P. 189−192.
14. Takemoto, T. A vertically isolated self-aligned transistor/ T. Takemoto |and other] // VIST. iEEE Trass. — 1982. — Vol. ED-29. — № 11. — P. 1761−1775.
15. Sasaka, H. Gigabit logic bipolar technology advances super self-aligned process technology / H. Sasaka [and other] // Electron. Lett. — 1985. — Vol. 19. — P. 283−289.
16. Sasaka, H. Prospects of SST technology for high-speed LSI/ H. Sasaka [and other] // IEEE IEDM. — 1985.'- P. 18−21.
17. Masak, S. An 86 Π components bipolar VLSI master-slice with 290 ps loaded date delay / S. Masak [and other ] // IEEE J. — 1987. — Vol. SC-22. — № 1. — P. 41−46.
18. ΠΠ΅ΡΠ½Π΅Ρ, Π.Π. Π‘ΠΏΠΎΡΠΎΠ± ΠΈΠ·Π³ΠΎΡΠΎΠ²Π»Π΅Π½ΠΈΠ΅ ΠΈΠ½ΡΠ΅Π³ΡΠ°Π»ΡΠ½ΠΎΠΉ ΡΡ
Π΅ΠΌΡ «Π‘ΡΠ΅ΠΏΠ»Π°Π½Π°Ρ» / Π. Π. ΠΠ΅ΡΠ½Π΅Ρ [ ΠΈ Π΄Ρ. |. — Π.Ρ. Π‘Π‘Π‘Π № 1 326 132.
