Помощь в написании студенческих работ
Антистрессовый сервис

Исследование и разработка конструктивно-технологических решений по расширению области безопасной работы мощных КНИ МОП-транзисторов интеллектуальных силовых интегральных схем

Диссертация: Исследование и разработка конструктивно-технологических решений по расширению области безопасной работы мощных КНИ МОП-транзисторов интеллектуальных силовых интегральных схем
ДиссертацияПомощь в написанииУзнать стоимостьмоей работы

Эффекты плавающей подложки, связанные с особенностями реализации контакта к подложке и высоким сопротивлением слаболегированной области канала, проявляются в виде скачка выходного тока при увеличении выходного напряжения «кинк-эффекта» и в виде включения паразитного биполярного п-р-п-транзистора, базой которого является р-подложка, а эмиттером и коллекторомисток и сток МОП-транзистора… Читать ещё >

Исследование и разработка конструктивно-технологических решений по расширению области безопасной работы мощных КНИ МОП-транзисторов интеллектуальных силовых интегральных схем (реферат, курсовая, диплом, контрольная)

Содержание

  • ГЛАВА 1. ИНТЕЛЛЕКТУАЛЬНЫЕ СИЛОВЫЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ
    • 1. 1. Состав интеллектуальных силовых ИС и требования к мощному элементу
    • 1. 2. Способы изоляции элементов интеллектуальных силовых ИС
    • 1. 3. Достоинства и недостатки интеллектуальных силовых ИС, созданных на основе тонкопленочной КНИ-технологии
    • 1. 4. Существующие конструктивно-технологические варианты создания мощных КНИ-транзисторов для интеллектуальных силовых ИС
    • 1. 5. Область безопасной работы мощных ключей
    • 1. 6. Методы исследования мощных КНИ МОП-транзисторов

В современной силовой полупроводниковой электронике широко используются интеллектуальные силовые интегральные схемы (ИСИС), содержащие на одном кристалле, как мощные элементы, так и схемы управления и защиты силовых приборов [1]. Интеллектуальные ИС находят широкое применение в системах автоматики и управления индустриальной и бытовой электроникой, в системах сотовой связи [2].

При создании таких ИС возникает ряд проблем, в частности проблема совместимости технологий изготовления мощных и низковольтных элементов схемы, а также леобходимость обеспечения изоляции между ними.

Одним из способов решения этих проблем является создание ИС на основе тонкопленочной технологии кремний-на-изоляторе (КИИ), которая помимо полной диэлектрической изоляции и простой КМОП-совместимой технологии для низковольтной и мощной частей схемы обеспечивает также высокое быстродействие и повышенную радиационную стойкость схем.

Однако, при создании мощного элемента на основе данной технологии возникают проблемы, связанные с плавающим потенциалом подложки, а также с саморазогревом мощного элемента.

Эффекты плавающей подложки, связанные с особенностями реализации контакта к подложке и высоким сопротивлением слаболегированной области канала, проявляются в виде скачка выходного тока при увеличении выходного напряжения «кинк-эффекта» и в виде включения паразитного биполярного п-р-п-транзистора, базой которого является р-подложка, а эмиттером и коллекторомисток и сток МОП-транзистора.

Саморазогрев, связанный с наличием скрытого слоя окисла, теплопроводность которого на несколько порядков ниже, чем у кремния, может приводить как к снижению выходного тока, так и к тепловому пробою в кремнии и выгоранию алюминиевых контактов на границе с кремнием. Проблема саморазогрева особенно актуальна для мощных КНИ-транзисторов, в которых большие токи и напряжения приводят к значительному саморазогреву.

Эти факторы сильно ограничивают область безопасной работы (ОБР) мощных транзисторов и, тем самым, ограничивают диапазон применения интеллектуальной схемы [3].

Для расширения ОБР необходимо провести анализ влияния различных конструктивно-технологических факторов на характеристики типового мощного МОП-транзистора в составе интеллектуальной силовой ИС, реализованной на основе тонкопленочной КНИ-технологии, и разработать технические решения, позволяющие расширить границы ОБР без существенного ухудшения основных параметров прибора.

Эффективным методом анализа мощных приборов, в которых существенен эффект саморазогрева вследствие большой плотности выделяемой мощности, является использование программ квазитрехмерного моделирования электротепловых режимов [4], в частности, программ приборно-технологического моделирования (TCAD). Для исследования необходимо разработать методику комплексного моделирования, применительно к расчету граничных режимов работы планарных мощных КНИ МОП-транзисторов.

Цель диссертационной работы заключается в разработке конструктивно-технологических решений по расширению области безопасной работы мощных КНИ МОП-транзисторов для интеллектуальных силовых интегральных схем на основе методов приборно-технологического моделирования.

Научная новизна результатов, полученных в диссертационной работе, заключается в следующем.

1. Разработана методика приборно-технологического моделирования, позволяющая исследовать возможность расширения области безопасной работы мощных КНИ МОП-транзисторов ИСИС.

2. Установлены и исследованы основные закономерности, характерные для мощного КНИ МОП-транзистора, связывающие границы области безопасной работы с конструктивно-технологическими параметрами интегральной структуры, а именно: пробивного напряжения с параметрами пинч-резистора, затвора, подэлектродного и скрытого окисла;

— предельного значения тока с параметрами подложки и расстоянием между контактами к тонкой подложке.

3. Показано, что пробивное напряжение имеет экстремум в узком диапазоне доз легирования пинч-резистора, что объясняется перераспределением электрического поля на границах подложка — пинч-резистор и пинч-резисторсток, приводящее к уменьшению его максимального значения;

4. Установлено, что при малых площадях мощного транзистора граница ОБР определяется током включения паразитного биполярного транзистора и увеличивается, в основном, за счет уменьшения расстояния между контактами к тонкой подложкепри больших площадях мощного элемента предельный ток ограничен саморазогревом и увеличивается, в основном, при уменьшении толщины объемной кремниевой подложки.

Практическая значимость работы определяется следующими основными результатами:

1. Разработана вычислительная модель для расчета мощных КНИ МОП-транзисторов, позволяющая расширить ОБР мощного прибора без существенного ухудшения его основных электрических характеристик.

2. Проведено экспериментальное исследование и моделирование тепловых свойств мощного прибора, а также распределения температуры по площади кристалла интеллектуальной силовой ИС при работе мощного прибора, что позволяет оптимизировать топологию расположения элементов в схеме.

3. Разработана оптимизированная конструкция и технологический маршрут формирования мощного элемента ИСИС, позволившие расширить его ОБР по напряжению более чем на 20%, а по току более чем в 2 раза.

Практическая значимость работы подтверждается внедрением следующих результатов:

— Результаты работы использованы в Государственном учреждении научно-производственного центра «Технологический центр» МИЭТ при оптимизации конструкции и технологического процесса формирования мощных элементов ИСИС.

— Результаты работы внедрены в учебный процесс на кафедре ИЭМС МИЭТ, используются в лабораторных практикумах по курсу «Моделирование в среде TCAD», «Современные методы моделирования» (учебный план ЭКТ факультета, 9 и 10 семестры), направление подготовки 210 104.65 «Микроэлектроника и твердотельная электроника», 210 100.68 «Электроника и микроэлектроника» .

— Результаты работы использованы при выполнении научно-исследовательских работ в МИЭТ.

На защиту выносятся:

1. Разработанная методика приборно-технологического моделирования, позволяющая исследовать возможность расширения ОБР мощных КНИ МОП-транзисторов ИСИС.

2. Полученные с помощью системы приборно-технологического моделирования закономерности, связывающие параметры электрической и температурной ОБР с конструктивно-технологическими параметрами прибора.

3. Модифицированные с целью расширения ОБР конструкция и технологический процесс формирования мощного КНИ МОП-транзистора базовой ячейки, позволившие расширить ОБР по напряжению на 20% и по току в 2 раза.

4. Результаты исследования тепловых свойств базовых ячеек планарных мощных КНИ МОП-транзисторов.

Апробация результатов работы: результаты работы докладывались и обсуждались на следующих конференциях:

— X Международная научная конференция «Актуальные проблемы твердотельной электроники и микроэлектроники», 2006 г.

— Шестая научно-техническая конференция «Твердотельная электроника, сложные функциональные блоки РЭА», Владимир, 2007 г.

— Восьмая международная конференция по электронным приборам и материалам.

EDM-2007″, Эрлагол, 2007 г.

— Международная научно-техническая конференция «Микрои наноэлектроника -2007», 2007 г.

III Всероссийская научно-техническая конференция «Проблемы разработки перспективных микрои наноэлектронных систем-2008 (МЭС-2008)», Москва, 2008.

— Международная научно-техническая конференция «Микроэлектроника и наноинженериия-2008», Москва, 2008.

— International Conference «Microand nanoelectronics-2009», 2009. Публикации.

Результаты диссертации опубликованы в 12 печатных работах, из которых 3 статьи, в том числе 2 статьи в изданиях, входящих в перечень ВАК, и 9 тезисов докладов на научно-технических конференциях.

Структура и объем работы.

Диссертация состоит из введения, пяти глав, заключения, 2 приложений, списка использованных источников из 104 наименований.

7. Основные результаты работы использованы в Государственном учреждении научно-производственного центра «Технологический центр» МИЭТ при оптимизации конструкции и технологического процесса формирования мощных элементов ИСИС, а также в учебном процессе и при выполнении научно-исследовательских работ на ЭКТ факультете МИЭТ.

Таким образом, в диссертационной работе была разработана методика приборно-технологического моделирования, позволяющая исследовать граничные режимы работы мощных КНИ МОП-транзисторовустановлены и объяснены закономерности, связывающие границы области безопасной работы с конструктивно-технологическими параметрами исследуемого прибораразработана конструкция и технологический маршрут изготовления мощных КНИ МОП-транзисторов ИСИС с расширенной областью безопасной работы по напряжению более чем на 20% и по току в 2−3 раза.

Показать весь текст

Список литературы

  1. B.J.Baliga., et al., / An overview of smart power technology /, IEEE Trans. Electron Devices, vol. 38, № 7, pp. 1568−1575, 1991.
  2. M. Hattori /Needs and applications of high temperature LSIs for automotive electronic systems// in Proc. HITEN, pp. 37−43, 1999.
  3. П.А. /Силовые полупроводниковые ключи. Семейства, характеристики, применение./, Москва, Додэка-ХХ1, 2001.
  4. R. Zhu et al., /Implementation of high-side high-voltage RESURF LDMOS in a sub-half micron smart power technology // Proc. Int. Symp. Power Semiconductor Development and IC’s Osaka, Japan, pp. 403−406, 2001.
  5. V. Partharathy et al., /SOA improvement by a double RESURF LDMOS technique in a power 1С technology // Proc. Int. Electron Devices Meeting, CA, pp. 317−320, 2000.
  6. R. Zhu et al., I A 65V, 0.65 mOm. cm2 RESURF LDMOS in a 35 mkm CMOS process // Proc. Int. Symp. Power Semiconductor Development and IC’s, pp. 335−338, 2000.
  7. V. Parthasarathy et al., /А 35 mkm CMOS based smart power technology for 7V-50V applications // Proc. Int. Symp. Power Semiconductor Development and IC’s, pp. 317−320, 2000.
  8. A. Moscatelli et al., /LDMOS implementation in a 35 mkm BCD technology (BCD6) // Proc. Int. Symp. Power Semiconductor Development and IC’s, pp. 323−326, 2000.
  9. A. Nakagawa et al., /Improved 20V lateral trench gate power MOSFETs with very low on-resistance of 7.8 mOm. cm2 // Proc. Int. Symp. Power Semiconductor Development and IC’s, pp. 47−50, 2000.
  10. Y. Kawaguchi et al., /0.6 mkm BiCMOS Based 15 and 25 V LDMOS for analog applications // Proc. Int. Symp. Power Semiconductor Development and IC’s, pp. 169−172, 2001.
  11. E.A. Артамонова, А. Г. Балашов, A.C. Ключников, А. Ю. Красюков, А. В. Швец / Численное моделирование мощного ДМОП-транзистора с целью оптимизации площади прибора // Международная научно-техническая конференция «Микро- и наноэлектроника-2007», 2007.
  12. Е.А. Артамонова, А. Ю .Красюков /Проблемы повышения быстродействия планарных силовых ключей с полевым управлением // XII Всероссийская научно-техническая конференция студентов и аспирантов «Микроэлектроника и информатика 2005», М. МИЭТ, 2004 г.
  13. R.W. Bower et al., /MOS Field Effect Transistors formed by gate masked ion implantation/, IEEE Trans. Electron Devices, vol. 15, pp. 757−761, 1968.
  14. А. Еременко, H. Зайцев, А. Новоселов, И. Романов /Оптимизация конструкции высоковольтного биполярного п-р-п транзистора // ЭЛЕКТРОНИКА: Наука, Технология, Бизнес 4, 2002, стр. 58−60.
  15. T.Okabe, et al., /А Complementary Pair of High-Power MOSFETs /, in Proc. Int. Electron Devices Meet., pp. 416−419, 1977.
  16. T.Okabe et al., /А Complementary Pair of Planar-Power MOSFET’s /, IEEE Trans. Electron Devices, 1980, vol. ED-27, N2, pp.334−339.
  17. Zahir Parpia et al. /Modeling and Characterization of CMOS Compatible High-Voltage Device Structures/IEEE Trans. Electron Devices, 1987, No. 11, pp.334−339.
  18. Claudio Contiero et.al., /Roadmap Differentiation and Emerging Trends in BCD Technology/ESSDERC, 2002, pp.275−282.
  19. Plummer J. D. et al., /Material and process limits in silicon VLSI technology/ Proc. of the IEEE. 2001. — Vol.89, No.3,.P.
  20. Shahidi G. et al., /Partly Depleted SOI Technology for Digital Logic/ ISSCC Digest, 1999, p.426.
  21. Canada M. et al., /А 580 MHz RISC Microprocessor in SOI/ ISSCC Digest, 1999, p.430.23. http://www.icemostech.com/ice/TechnicalArticles/2 635 2716CrystallineDefect s. pdf24. www/atmel.com/literature
  22. G. LingpengA et al, /Novel SOI Lateral-Power MOSFET With a Self-Aliened Regions// IEEE ELECTRON DEVICE LETTERS, Vol.26, No.4, p.264−266, 2005.
  23. E.А. Артамонова, А. Ю. Красюков / Сравнительный малосигнальный анализ планарного силового КНИ и объемного МОП-транзисторов // Международная научно-техническая конференция «Микроэлектроника и наноинженерия-2008», Москва, 2008 г.
  24. Hongfei L. et al., /А 2GHz, 60V-Class, SOI Power LDMOSFET for Base Station Applications//ISPSD, April 14−17, pp. 270−273, 2003.
  25. A. Murray et al., /New Power MOSFET Technology with Extreme Ruggedness and Ultra-Low Rds (on) Qualified to Q101 for Automotive Applications//International Rectifier, pp. 1−4,2000.
  26. K.Mitani, /Semicon Technical Program: SOI Manufakturing Technology/ SemiconWest, 1998
  27. J.-P.Colinge /Silicon-On-Insulator materials, VLSI Materials/ Kluwer Academic Publishers, 1991.
  28. K. Goodson et al., / Effect of microscale thermal conduction on the packing limit of silicon-on-isolator electronic devices // IEEE Trans. Components, vol. 15, no. 5, pp. 715−722, 1992.
  29. L McDaid et al., / Monitoring the temperature rise in SOI transistors by measurement of leakage current // in Proc. IEEE SOI/SOS Tech. CONF., pp. 28−29, 1991.
  30. R. Banyan et al., / Use of noise thermometry to study the effects of self-heating in submicrometer SOI MOSFET’s // IEEE Electron Device Letters, vol. 13, no. 5, pp. 279−281, 1992.
  31. M. Berger et al., / Estimation of heat transfer in SOI-MOSFET's // IEEE Trans. Electron Devices, vol. 38, No. 4, pp.781−785, 1991.
  32. N. Yasuda et al., / Analitical device model of SOI MOSFET’s including self-heating effects // Japan. J. Appl. Phys., vol. 30, pp. 3677−3684, 1991.
  33. M. Koyanagi et al., / Coupled Monte Carlo-energy transport simulation with quasi three-dimensional temperature analysis for SOI MOSFET // IEEE Trans. Electron Devices, vol. 39, pp.2640, 1992.
  34. P. Mautry et al., / Self-heating and temperature measurement in sub-mkm-MOSFET // In Proc. IEEE Int. Conf. Microelectronic Test Structures, vol. 3, pp. 221−226, 1990.
  35. K. Goodson et al., / Prediction and measurement of temperature fields in silicon-on-insulator electronic circuits // National Heat Transfer Conf., Aug. 811, 1993.
  36. A. Sugawara et al., / Precise determination of thermal conductivity of high purity fused quartz from 0 to 650 grad // Physica, vol. 41, pp. 515−520, 1969.
  37. Y. Touloukian et al., / Thermal conductivity: Metallic elements and alloys // Thermophysical Properties of Matter, vol. 1, Plentium, pp. 326−339, 1970.
  38. K. Goodson et al., /Annealing-temperature dependence of the thermal conductivity of LPCVD silicon-dioxide layers // IEEE Trans. Electron Devices, vol. 14, no. 10, pp.490−492, 1993.
  39. A. Caviglia et al., /Linar dynamic self-heating in SOI MOSFET’s // IEEE Trans. Electron Devices, vol. 14, no. 3, pp.133−135, 1993.
  40. E. Arnold et al., /Comparison of self-heating effects in bulk-silicon and SOI high-voltage devices/ in IEDM Tech. Dig., pp. 813−816, 1994.
  41. E.A. Артамонова, А. Ю. Красюков /Влияние эффекта саморазогрева КНИ высоковольтного МОП-транзистора на температуру металлизации прибора // Уеждународная научно-техническая конференция «Микро- и нано-электроника 2007», 2007 г.
  42. Ю.А. Чаплыгин, Е. А. Артамонова, А. Ю. Красюков, Т. Ю. Крупкина /Исследование тепловых эффектов и явлений саморазогрева в планарных силовых МОП транзисторах КНИ-типа // Известия ВУЗов, Электроника, № 2,2008.
  43. Е.А. Артамонова, А. Ю. Красюков /Исследование влияния температурных эффектов на характеристики планарного силового КНИ МОП-транзистора
  44. Сборник трудов Восьмой международной конференции по электронным приборам и материалам «EDM-2007», 2007 г., Эрлашл.
  45. Е.А. Артамонова, А. Ю. Красюков /Исследование влияния саморазогрева структуры типа кремний на изоляторе на пробивное напряжение // Шестая научно-техническая конференция «Твердотельная электроника, сложные функциональные блоки РЭА», 2007 г., Владимир.
  46. L.T. Su et. al., /Measurement and modeling of self-heating in SOI NMOSFET’s/ IEEE Trans. Electron. Devices, vol. 41, no. l, pp. 69−75, 1994.
  47. Y.K. Leung et al., /Self-heating effect in lateral DMOS on SOI/ in Proc. 7th Int. Symp. Power Semiconducter Devices and IC’s, pp. 136−139, 1995.
  48. J. Roig et al., /Efficiency of SOI-Like Structures for Reducing the Thermal Resistance in Thin-Film SOI Power LDMOSFETs// IEEE ELECTRON DEVICE LETTERS, Vol.25, No. 11, p.743−745, 2004.
  49. G. Fiorenza et al., /RF Power LDMOSFET on SOI// IEEE ELECTRON DEVICE LETTERS, Vol.22, No.3, p.139−141, 2001.
  50. G. Fiorenza et al., /Experimental comparison of RF power LDMOSFETs on thin-film SOI and bulk silicon// IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 49, NO. 4, -2002.
  51. S. Matsumoto et.al. /А new high performance lateral insulated gate bipolar transistor formed on quasi-SOI// IEEE ELECTRON DEVICE LETTERS, Vol.16, No.9, p.402−404, 1995.
  52. R. Changhong et. al. /The partial silicon-on-insulator technology for RF power LDMOSFET devices and on-chip microinductors// IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 49. NO. 12, -2002.
  53. S. Merchant et. al. /Dependence of breakdown voltage on drift length and buried oxide thickness in SOI RESURF LDMOS transistors// 5th International Symposium on Power Semiconductor Devices and ICs, p. 124−128, 1993.
  54. I.J. Kim et. al. /Breakdown voltage improvement for thin-film SOI power MOSFET’s by buried oxide step structure// IEEE ELECTRON DEVICE LETTERS/ Vol.15, No.5, p. 148−150, 1994
  55. J. Roig et. al. /Study of novel techniques for reducing self-heating effects in SOI power LDMOS// SOLID-STATE ELECTRONICS, Vol.46, No. 12, p.2123−2133, 2002.
  56. J. Roig et. al. /Efficiency of SOI-like structure for reducing the thermal resistance in thin-film SOI POWER LDMOSFETs// IEEE ELECTRON DEVICE LETTERS, Vol.25, No. 11, p.743−745, 2004.
  57. S.G. Nassif-Khalil et. al. /170V Super Junction LDMOST in a 0.5 pu Commercial CMOS/SOS Technology// ISPS, April 14−17, Cambridge, UK, p.228−231, 2003.
  58. N. Nenadovic et. al. /RF Power Silicon-On-Glass VDMOSFETs. IEEE ELECTRON DEVICE LETTERS, VOL. 25, NO. 6, p. 424−426
  59. P.Hower et al., /Snapback and Safe Operating Area of Ldmos Transistors//IEDM'99, p. 193−196, 1999.
  60. Y. Chung et al., /Electrical Termal coupling mechanism on operating limit of LDMOS transistor // Proc. Int. Electron Devices Meeting, CA, pp. 83−86, 2000.
  61. P. Hower et al., / Proc. Int. Symp. Power Semiconductor Development and IC’s, pp. 153−156,2001.65. http://www.irf.com/product-info/datasheets/data/irfp4242pbf.pdf
  62. S. Pendharkar et al., /ISPSD'98, pp. 419−422, 1998.
  63. K. Kinoshita et al., / ISPSD'99, pp. 59−62, 1999.
  64. A. Ludikhuize et al., / ISPSD'97, pp. 53−56, 1997.
  65. V. Parthasarathy et.al. /SOA Improvement by a Double RESURF LDMOS Technique in a Power 1С Technology//IEDM, p.75−78,2000.
  66. M. Trivedi et al., /Performance modeling of RF Power MOSFET’s // IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 46. NO. 8, p/ 17 981 802, 1999.
  67. A. Scholze et.al. /Single-electron device simulation // IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 47. NO. 10, р/ 1811 -1818, 2000.
  68. M.A. Королев, Т. Ю. Крупкина, Ю. А. Чаплыгин / Приборно-технологическое моделирование при разработке изделий микроэлектроники и микросистемной техники // Известия вузов. Электроника. 2005, № 4−5. С. 64−71.
  69. К. Sakamoto, N. Fuchigami et al., / A Three-Terminal Intelligent Power MOSFET with Built -In Reverse Battery Protection for Automotive Applications/, IEEE Trans. Electron Devices, vol. ED-46, pp. 2228−2233, 1999.
  70. S. Merchant et al., / Energy capability of lateral and vertical DMOS transistors in an advanced automotive smart power technology // Proc. Int. Symp. Power Semiconductor Development and IC’s, pp. 317−320, 1998.
  71. D. Farenc et al., / Clamped inductive switching of LDMOST for smart power ICs // Proc. Int. Symp. Power Semiconductor Development and IC’s, pp. 359 362, 1998.
  72. J. Bosc et al., / Thermal characterization od LDMOS transistors for accelerating stress testing // Microelectronic. J., vol. 31, pp. 747−752, 2000.
  73. S. Sze et al., / Physics of semiconductor devices // New York: Willey, 1981.
  74. H. Hagino et al., /An experimental and numerical study on the forward biased SOA of IGBTs // IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 43, NO. 3, pp. 490−500, 1996.
  75. M. Hoshi et al., /А DMOSFET having a cell array field ring for improvement avalanche capability // Proc. Int. Symp. Power Semiconductor Development and IC’s, pp. 141−144, 1993.
  76. B. Krabbenborg et al., / Robustness of LDMOS power transistors in SOA-BCD process and derivation of design rules using thermal simulation // Proc. Int. Symp. Power Semiconductor Development and IC’s, pp. 157−160, 2001.
  77. V. Dwyer et al., / Thermal failure in semiconductor devices // Solid State Electronic, vol. 33, no. 5, pp. 553−560, 1990.
  78. Т.Ю. Крупкина / Использование пакета ISE TCAD при приборно-технологическом моделировании элементов микросистемной техники // Известия вузов. Электроника. 2003, № 6.- С. 32−35.
  79. Ya Feixia /Modeling of Termal Behavior in SOI Structures// IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 51. NO. 1, 2004.
  80. K. Fischer et. al. /Dynamics of Power MOSFET Switching Under Unclaimed Inductive Loading Conditions //IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 43. NO. 6, 1996.
  81. P.J. Markus et. al. /Analysis of Lateral DMOS Power Device Under ESD Stress Conditions //IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 47. NO. 11,2000.
  82. K. Kawamoto et. al. /А No-Snapback LDMOSFET With Automotive ESD Endurance //IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 49. NO. 11,2002.
  83. T. McDonald et. al. /Power MOSFET Avalance Design guidelines //International Rectifier, AN-1005, Rev 1.0, pp. 1−17, 2008.
  84. A. Deckelmann et. al. /Failureof Multiple-Cell Power DMOS Transistors in Avalanche Operation // ESSDERC'03, 40 p., 2003.
  85. С. Зи / Физика полупроводниковых приборов/ часть 1, М. Мир, 1984,-456 с.
  86. А. Блихер / Физика силовых биполярных и полевых транзисторов/ М. Мир, 1986
  87. Y. Leung, et. al. /Heating Mechanisms of LDMOS and LIGBT in Ultrathin SOI// IEEE ELECTRON DEVICE LETTERS, VOL. 18, NO. 9, pp. 414−416, 1997.
  88. U. Lindefelt, et. al. /Heat generation in semiconductor devices// J. Appl. Phys., vol. 75, no. 2, pp. 942−957, 1994.
  89. V. Khemka, et. al. / Experimental and Theoretical Analysis of Energy Capability of RESURF LDMOSFETs and Its Correlation With Static Electrical Safe Operating Area (SOA) // IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 49. NO. 6,2002.
  90. Marano, et. al. /Analysis of the Thermal Behavior of Trench-Isolated Bipolar Transistors fabricated on SOI substrates//EuroSimE'2008 pp.1−7,2008.
  91. Marano, et. al. /Effectively modeling the thermal behavior of trench-isolated bipolar transistors EuroSimE'2008 pp.76−82, 2008.
  92. ISE TCAD, Release 6.1. User’s Manual V.51/ISE-Integrated Systems Engineering. Zurich, Switzeland, 1999.
  93. А.П., Бабушкин H.A., Братковский A.M. и др., /Физические величины: Справочник, под ред. Григорьева И. С., Мелихова Е. З /.-М.:Энергоатомиздат, с. 1991.-1232.
  94. R. Menozzi, et. al. /А New Technique to Measure the Thermal Resistance of LDMOS Transistors //IEEE Transactions on Electron Devices, Vol.5, No. 3, pp.515−521, 2005.
  95. J. Cai, et. al. /High performance stacked LDD RF LDMOSFET //Proc. Int. Symp. Power Semiconductor Devices, pp. 103−106, 2001.
  96. M. Shindo, et. al. /High power LDMOS for cellular base station applications // Proc. Int. Symp. Power Semiconductor Devices, pp. 107−110, 2001.
  97. M. Morikawa et. al. / High efficient 2.2 GHz Si power MOSFETs for cellur base station applications // IEEE Radio and Wireless Conference, pp. 305−307, 1999.
  98. A. Wood et. al. / 120W, 2GHz, Si LDMOS RF powerfor PCS base station applications, IEEE MTT-S Int. Microwave Symp. Dig. m pp. 707−710, 1998.
Заполнить форму текущей работой

Сессия? Спокойно!